時鐘轉動比較好，具有一定的可示化。能夠解決一些時鐘問題。
上傳時間： 2014-01-23
上傳用戶：sclyutian
掌握在uC/OS-II 操作系統下使用ZLG/GUI的基本方法。 1. 啟動 ADS 1.2，使用 ARM Executable Image for UCOSII(for lpc22xx)工程模板建立一 個工程 gui_ucos，工程存儲在 uCOS-II 目錄下。 說明：在 uCOS-II 目錄下要保存有 uCOS-II 的移植代碼和內核源代碼。 2. 建立 C 源文件 Test .c，編寫實驗程序，保存到 gui_ucos\src 目錄下，然后添加到工程 的 user組中。 3. 復制 ZLG/GUI 文件。把 ZLG_GUI 整個目錄及文件復制到 gui_ucos\SRC 目錄下。 4. 添加 ZLG/GUI 文件。在工程管理窗口中新建一個組 ZLG/GUI，然后在這個組內添 加 gui_ucos\SRC\ZLG_GUI下的所有 C 源程序文件和 GUI_CONFIG.H配置文件。 5. 新建驅動程序，在工程管理窗口中新建一個組 lcd_drive，并將驅動程序添加到工程 的 lcd_drive組中。驅動程序文件名比如：LCDDRIVE.c、LCDDRIVE.H，可以保存 在 gui_ucos\SRC 目錄下。 6. 修改 CONFIG.H，增加包含 LCDDRIVE.H 頭文件和 ZLG/GUI 的所有頭文件，如程 序清單 1.3 所示。
上傳時間： 2013-12-21
上傳用戶：wyc199288
程序設計思路 在動態規劃中，可將一個問題的解決方案視為一系列決策的結果，要考察每個最優決策序列中是否包含一個最優子序列。所以在最短路徑問題中，假如在的第一次決策時到達了某個節點v，那么不管v 是怎樣確定的，此后選擇從v 到d 的路徑時，都必須采用最優策略。利用最優序列由最優子序列構成的結論，可得到f 的遞歸式。f ( 1 ,c) 是初始時背包問題的最優解。可使用（1）中所示公式通過遞歸或迭代來求解f ( 1 ,c)。從f (n, * )開始迭式， f (n, * )由第一個式子得出，然后由第二式遞歸計算f (i,*) ( i=n- 1，n- 2，⋯ ， 2 )，最后得出f ( 1 ,c)。動態規劃方法采用最優原則（ principle of optimality）來建立用于計算最優解的遞歸式。所謂最優原則即不管前面的策略如何，此后的決策必須是基于當前狀態（由上一次決策產生）的最優決策。由于對于有些問題的某些遞歸式來說并不一定能保證最優原則，因此在求解問題時有必要對它進行驗證。若不能保持最優原則，則不可應用動態規劃方法。
上傳時間： 2016-12-03
上傳用戶：kristycreasy
FSCQ1565RP J TAG驅動算法是MCU 以J TAG模式配置FPGA 的關 鍵。算法調用SVF 配置文件,解釋其中的語法規范,生成嚴 格的TAP 總線時序,驅動MCU 的通用I/ O 管腳來完成對 FPGA 的配置。其中TAP 時序是算法設計和實現調試的一 個主要方面,時序關系[ 2 ]如圖3 所示。
上傳時間： 2016-12-06
上傳用戶：zhaoq123
HC164用來驅動數碼管以及LED指示燈，動態掃描數碼管的是利用視覺暫留的特性進行顯 示景物引起人的視覺印象，在景物消失后還能在視網膜上保持0。1秒的時間叫做視覺暫 留。可以將數據刷新速率可以為10Hz(0.1s)，同時我們需要對四位數據進行掃描，因此 數據刷新速率最低應該為10Hz×4。最高可以為50MHz(HC164可以工作在50－175MHz)。 根據實際情況我們可以定為 762.939453125 = 50MHz因此接口處led,seg_value,dot數據的變化速率最大不能超過為50MHz/2**14
上傳時間： 2014-01-04
上傳用戶：wpwpwlxwlx
編寫一程序，將從鍵盤輸入的每個月份數(整數)顯 示出其對應的英文，直至輸入0結束，注意對非法 數據的處理。
上傳時間： 2013-12-22
上傳用戶：xzt
動態規劃算法的應用 數塔問題 給定一個數塔，其存儲形式為如下所示的下三角矩陣。在此數塔中，從頂部出發，在每一節點可以選擇向下走還是向右走，一直走到底層。請找出一條路徑，使路徑上的數值和最大。 輸入樣例（數塔）： 9 15 10 6 8 2 18 9 5 19 7 10 4 16 輸出樣例（最大路徑和）： 59
上傳時間： 2013-12-19
上傳用戶：壞壞的華仔
Java掃雷游戲，完全仿WINDOWS自帶的掃雷游戲，界面幾乎一模一樣，游戲玩法也一樣，運行截圖如上示，附有完整的源碼，非常棒！
標簽： Java
上傳時間： 2016-12-22
上傳用戶：xzt
一個巨型LCD數字電子時鐘，用JAVA寫的，運行截圖如上示。它還帶有右鍵菜單，LCD顏色可以變換等。
上傳時間： 2013-12-13
上傳用戶：sjyy1001
設計并調試好一個VGA彩條信號發生器，并用EDA實驗開發系統（擬采用的實驗芯片的型號可選Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）進行硬件驗證。 設計思路 由系統提供的時鐘源引入掃描信號，根據VGA彩色顯示器的工作原理，設計出各種顏色編碼和行場掃描信號。將并口線從計算機并口與CPLD/FPGA適配板連接好，然后將VGA接口與彩色顯示器連接好，彩條信號就可以在顯示器中產生，通過按鍵可以改變產生彩條的方式，共六種彩條信號，兩種橫彩條，兩種豎彩條，兩種棋盤格。本實驗運用層次化設計出VGA彩條信號發生器，由行場信號模塊模塊和彩條信號發生模塊構成，彩條信號發生器的頂層原理圖如圖10.7 所示.
上傳時間： 2016-12-27
上傳用戶：manking0408
