隨著通信技術和計算機技術的發展,多媒體的應用與服務越來越廣泛,視頻壓縮編碼技術也隨之成為非常重要的研究領域。運動估計是視頻壓縮編碼中的一項關鍵技術。由于視頻編碼系統的復雜性主要取決于運動估計算法,因此如何找到一種可靠、快速、性能優良的運動估計算法一直是視頻壓縮編碼的研究熱點。運動估計在視頻編碼器中承擔的運算量最大、控制最為復雜,由于對視頻編碼的實時性要求,因此運動估計模塊一般都采用硬件來設計。 本文的目的是在FPGA芯片上設計實現一種更優的易于硬件實現的塊匹配運動估計算法——二步搜索算法。全文首先討論了塊匹配運動估計理論及其主要技術指標,介紹了運動估計技術在MPEG-4中的應用,然后在對典型的運動估計算法進行分析比較的基礎上討論了一種性能和硬件實現難易度綜合指數較高的二步搜索算法。本文對已有的用于全搜索算法實現的VLSI結構進行了改進,設計了符合二步搜索算法要求的FPGA實現結構,并在對其理論分析之后,對實現該算法的運動估計模塊進行了功能模塊的劃分,并運用VerilogHDL硬件描述語言、ISE及Modelsim開發工具在Spartan-IIEXC2S300eFPGA芯片上完成了對各功能模塊的設計、實現與時序仿真。最后,對整個運動估計模塊進行了仿真測試,給出了其在FPGA上搭建實現后的時序仿真波形圖與占用硬件資源情況,通過對時序仿真結果可知本文設計的各功能模塊工作正常,并且能夠協同工作,整個運動估計模塊能夠正確的實現二步搜索運動估計算法,并輸出正確的運動估計結果;通過對占用硬件資源及時鐘頻率情況的分析驗證了本文設計的二步搜索運動估計算法的FPGA實現結構具備先進性和實時可實現性。
標簽:
FPGA
運動估計
算法
仿真
上傳時間:
2013-05-27
上傳用戶:wpt