隨著集成電路技術(shù)的飛速發(fā)展，芯片的規(guī)模越來越大，集成度越來越高，工作頻率越來越快，但是芯片的設(shè)計能力卻面臨巨大的挑戰(zhàn)。而IP核的重用則是解決當今芯片設(shè)計所面臨問題的最有效的解決方法。 MDIO接口模塊為以太網(wǎng)接口芯片中MAC層對PHY器件的控制管理接口。隨著以太網(wǎng)技術(shù)的快速發(fā)展以及MAC應(yīng)用越來越廣泛，MDIO接口模塊的應(yīng)用也越來越多，因此將MDIO接口模塊設(shè)計成可重用的IP核對于以各種太網(wǎng)接口集成芯片的設(shè)計具有很重要的作用。 本文詳細描述了MDIO接口模塊IP核的設(shè)計，介紹了該IP核的系統(tǒng)結(jié)構(gòu)以及各個子模塊的詳細設(shè)計方法，對此IP核進行了仿真驗證，最后進行了FPGA測試，功能和性能達到了要求，最終通過了IP審核流程并且已成功應(yīng)用于企業(yè)的以太網(wǎng)接口芯片中。
上傳時間： 2013-07-20
上傳用戶：nanfeicui
本文以Turbo碼譯碼器的FPGA實現(xiàn)為目標，對Turbo碼的迭代譯碼算法及用硬件語言實現(xiàn)其譯碼算法進行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究，并用C語言對其MAP譯碼算法進行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對比。 最后，考慮到硬件實現(xiàn)的簡化，MAX-Log-MAP算法成為了本文的硬件實現(xiàn)方案。本文采用了模塊化設(shè)計，在對各個模塊進行設(shè)計的基礎(chǔ)上提出了一些改進的方案，對Turbo碼編碼器設(shè)計中的同步問題進行了改進，對分塊并行Turbo碼譯碼算法的硬件實現(xiàn)進行了研究。在設(shè)計中綜合運用了“自頂向下”和“自下而上”的設(shè)計方去，通過功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。
上傳時間： 2013-04-24
上傳用戶：wengtianzhu
利用混沌的對初值和參數(shù)敏感、偽隨機以及遍歷等特性設(shè)計的加密方案,相對傳統(tǒng)加密方案而言,表現(xiàn)出許多優(yōu)越性能,尤其在快速置亂和擴散數(shù)據(jù)方面.目前,大多數(shù)混沌密碼傾向于軟件實現(xiàn),這些實現(xiàn)方案中數(shù)據(jù)串行處理且吞吐量有限,因而不適合硬件實現(xiàn).該論文分別介紹了適合FPGA(現(xiàn)場可編程門陣列)并行實現(xiàn)的序列密碼和分組密碼方案.序列密碼方案,對傳統(tǒng)LFSR(線性反饋移位寄存器)進行改進,采用非線性的混沌方程代替LFSR中的線性反饋方程,進而構(gòu)造出基于混沌偽隨機數(shù)發(fā)生器的加密算法.分組密碼方案,從圖像置亂的快速性考慮,將兩維混沌映射擴展到三維空間;同時,引入另一種混沌映射對圖像數(shù)據(jù)進行擴散操作,以有效地抵抗統(tǒng)計和差分攻擊.對于這兩種方案,文中給出了VHDL(硬件描述語言)編程、FPGA片內(nèi)功能模塊設(shè)計、加密效果以及硬件性能分析等.其中,序列密碼硬件實現(xiàn)方案,在不考慮通信延時的情況下,可以達到每秒61.622兆字節(jié)的加密速度.實驗結(jié)果表明,這兩種加密算法的FPGA實現(xiàn)方案是可行的,并且能夠得到較高的安全性和較快的加密速度.
上傳時間： 2013-04-24
上傳用戶：yx007699
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達到所要求的加密處理性能(每秒的SSL或RSA運算次數(shù))基準.網(wǎng)絡(luò)的迅速發(fā)展,對安全性的需要變得越來越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進步很快,安全性問題仍然相對落后.由于FPGA所提供的設(shè)計優(yōu)勢,特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟地實現(xiàn)安全性支持.FPGA是實現(xiàn)設(shè)計靈活性和功能升級的關(guān)鍵,對于容錯、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對新技術(shù)支持的能力.標準加密/解決以及認證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實現(xiàn),即用FPGA實現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現(xiàn)進行仿真,并繪制了板卡的原理圖,對PCI接口原理進行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢,并重點說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強,速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產(chǎn)品成熟等特點,是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應(yīng)說明.并由此得出電路原理圖的繪制.文章的重點之一在于3DES算法及IDEA、MD5算法的FPGA實現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計要點及關(guān)鍵部分的設(shè)計.
上傳時間： 2013-04-24
上傳用戶：qazwsc
合成孔徑雷達的實時信號處理系統(tǒng),可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預(yù)處理器、方位向預(yù)處理器、距離向壓縮處理、轉(zhuǎn)置存儲器、方位向壓縮處理、逆轉(zhuǎn)置存儲器.合成孔徑雷達預(yù)處理的目的,就是緩解高處理數(shù)據(jù)率和低傳輸數(shù)據(jù)率的矛盾,使得在不太影響成像質(zhì)量的前提下,盡量減少傳輸?shù)臄?shù)據(jù)率,有利于后續(xù)處理的硬件實現(xiàn),做到實時處理.論文結(jié)合電子所合成孔徑雷達實時成像處理系統(tǒng),設(shè)計開發(fā)了基于Xilinx Virtex-E FPGA的星載SAR高速預(yù)處理板,該信號處理板處理能力強,結(jié)構(gòu)緊湊,運行效率高;其硬件電路的設(shè)計思路和結(jié)構(gòu)形式有很強的通用性和使用價值.論文重點研究了預(yù)處理的核心部分—固定系數(shù)FIR濾波器的設(shè)計問題.而固定系數(shù)FIR濾波器的實現(xiàn)問題的重點又是FPGA內(nèi)部的固定系數(shù)FIP濾波器實現(xiàn)問題,針對FPGA內(nèi)部的查找表資源,我們選擇目前流行的分布式算法來實現(xiàn)FIR濾波器的設(shè)計.對比于預(yù)處理器中其他濾波器設(shè)計方案,基于FPGA分布式算法的FIR濾波器的設(shè)計,避免了乘累加運算,提高了系統(tǒng)運行的速度并且節(jié)省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變?yōu)V波器的系數(shù)和階數(shù).所設(shè)計的電路簡單高速,工作正常、可靠,完全滿足了預(yù)處理器設(shè)計的技術(shù)要求.隨著超大規(guī)模集成電路技術(shù),高密度存儲器技術(shù),計算機技術(shù)的發(fā)展,一個全數(shù)字化的機載實時成像處理系統(tǒng)的研制,已經(jīng)不是非常困難的事情了.而在現(xiàn)有條件下,全數(shù)字化的高分辨率星載實時成像處理系統(tǒng)的研制,將是一個非常具有挑戰(zhàn)意義的課題,論文以星載SAR的預(yù)處理器設(shè)計為例,拋磚引玉,希望對未來全數(shù)字化星載實時成像處理系統(tǒng)的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
當代科學(xué)技術(shù)突飛猛進，極大促進了自動識別技術(shù)的發(fā)展——條形碼、光學(xué)字符識別、磁條(卡)、工C卡、語音識別、視覺識別、RFID等，其中，RFID無疑是最為前沿的自動識別技術(shù)，是一種非接觸式的識別技術(shù)；同時，隨著另外一項技術(shù)——嵌入式技術(shù)的飛速發(fā)展，機構(gòu)小巧、性能優(yōu)越、價格便宜、操作簡便的手持式數(shù)據(jù)自動讀寫設(shè)備發(fā)展尤為迅速。具體說來，一款好的手持式RFID讀寫器適用于工作現(xiàn)場，可以供工作人員對現(xiàn)場物品信息進行自動收集，而隨著嵌入式操作系統(tǒng)和網(wǎng)絡(luò)技術(shù)的應(yīng)用，使讀寫器不僅有數(shù)據(jù)采集功能，而且可以對數(shù)據(jù)進行分析以供管理決策。在這其中，操作系統(tǒng)、芯片、總線、接口技術(shù)成為讀寫器的內(nèi)核，嵌入式系統(tǒng)成為技術(shù)的代表。 隨著嵌入式操作系統(tǒng)(如linux、wirice.net)的出現(xiàn)，使得軟件開發(fā)人員在嵌入式系統(tǒng)和普通pc機上進行應(yīng)用軟件開發(fā)不會感到太大的差別(借助于交叉開發(fā)環(huán)境，即在pc機上編譯連接，但生成的是目標機代碼)。但是，對于那些應(yīng)用軟件開發(fā)者，往往對某一行業(yè)軟件開發(fā)比較熟悉卻對硬件有些陌生，熟悉硬件原理(嵌入式處理器架構(gòu)、部件工作原理等)恰恰是構(gòu)建一個嵌入式系統(tǒng)所必須的。因此，構(gòu)建一個性能穩(wěn)定、持續(xù)工作時間長、完善數(shù)據(jù)接口、方便讀寫器接口的手持式設(shè)備成為了當今一個比較熱門的技術(shù)領(lǐng)域。本項目就是根據(jù)以上事實，先分析了國內(nèi)外研究現(xiàn)狀，再根據(jù)項目需求、生產(chǎn)成本以及RFID應(yīng)用開發(fā)者的要求，決定采用以ARM920T為內(nèi)核的$3C2410為嵌入式處理器、微軟公司力推的wiIice.net為嵌入式操作系統(tǒng)，設(shè)計開發(fā)了供RFID應(yīng)用軟件開發(fā)者使用的手持式RFID讀寫器。針對手持式設(shè)備的特點和實際要求，對讀寫器軟硬件系統(tǒng)整體結(jié)構(gòu)進行了規(guī)劃，完成了時鐘電路、nand flash存儲器接口電路、SDRAM電路、串行接口電路、RFID讀寫模塊接口電路、USB接口電路、無線通信模塊接口電路、LCD/觸摸屏接口電路的設(shè)計，并開發(fā)了讀寫器的二次發(fā)API;在wince.net平臺下，利用platform builder工具定制了適于讀寫器的操作系統(tǒng)，實現(xiàn)了嵌入式操作系統(tǒng)的設(shè)計，最后對整個系統(tǒng)進行了測試。
上傳時間： 2013-06-21
上傳用戶：yatouzi118
5月1日凌晨發(fā)布第一測試版 功能介紹: 1.生成中英文數(shù)字混合的字符串的字模數(shù)據(jù). 2.可選擇字體，大小，并且可獨立調(diào)整文字的長和寬，生成任意形狀的字符。 3.各種旋轉(zhuǎn)，翻轉(zhuǎn)文字功能 4.任意調(diào)整輸出點陣大小，并任意調(diào)整字符在點陣中的位置。 5.字模數(shù)據(jù)輸出可自定義各種格式，系統(tǒng)預(yù)設(shè)了C語言和匯編語言兩種格式，并且可自己 定義出新的數(shù)據(jù)輸出格式；每行輸出數(shù)據(jù)個數(shù)可調(diào)。 6.支持四種取模方式：逐行（就是橫向逐行取點），逐列（縱向逐列取點），行列（先 橫向取第一行的8個點作為第一個字節(jié)，然后縱向取第二行的8個點作為第二個字節(jié)……）， 列行（先縱向取第一列的前8個點作為第一個字節(jié)，然后橫向取第二列的前8個點作為第二個 字節(jié)……） 7.支持陰碼（亮點為1），陽碼（亮點為0）取模 8.支持縱向（第一位為低位）（，倒向第一位為高位）取模 9.輸出數(shù)制可選16進制或10進制 10.可生成索引文件，用于在生成的大量字庫中可快速檢索到需要的漢字 11.動態(tài)液晶面板彷真，可調(diào)節(jié)彷真面板象素點大小和顏色 12.圖形模式下可任意用鼠標作畫，左鍵畫圖，右鍵擦圖。 12.旋轉(zhuǎn)，翻轉(zhuǎn)，平移等字符模式下的功能也可用與對BMP圖象的處理 版本為pctolcd1.94 5月1日晚上發(fā)布第二測試版 更新如下: 1.增加鎖定點陣大小功能，例如可鎖定24X24點陣大小，然后調(diào)節(jié)獨立調(diào)節(jié)字點陣的大小 2.增加熱鍵功能，可用光標配合Ctrl,Shift對文字大小和位置修改 3.增加精簡輸出格式選項 4.把文字輸入框換成了文字輸入組合框，這樣就可以保存歷史紀錄。 5.輸出數(shù)據(jù)會自動清除以前的數(shù)據(jù) 6.可隱藏自定義格式，簡化操作 7.一些小的BUG修正。 版本為pctolcd2.03 5月3日凌晨發(fā)布第三測試版 更新如下: 1.增加了一些小東西，例如演示動畫一類的，我懶的一一寫了 2.改掉一些可惡的小BUG，例如點陣輸入框的自動完成。 3.增加大量文字處理和導(dǎo)入TXT文本文件功能，并且可以去除文本中的空白和重復(fù)字符， 可以對文本進行排序，適合于生成小字庫。我這里測試是3萬多字的TXT文件在2分鐘內(nèi)轉(zhuǎn)成16X16點陣的字庫文件。 版本號為pctolcd2.53 由于本軟件側(cè)重于對字符的處理，所以在圖象方面功能較弱，請見晾。 5月8日發(fā)布正式版 正式版已經(jīng)開始朝著液晶字庫生成軟件的方向進化了,我在后來的更新中把主要精力也放 在這部分,由于我目前還沒有發(fā)現(xiàn)有同類的軟件具備這個功能,也無法得到任何的參考,只能 自己摸索前進,所以如果還有不方便的地方請大家多提意見. 具體更新如下: 1.重寫大部分的內(nèi)核代碼以配合漢字庫生成的功能,目前這個內(nèi)核已經(jīng)進行了反復(fù)的測試, 相信穩(wěn)定性和速度較前一版本有了巨大的提高. 2.去掉那個比較愚蠢的熱鍵區(qū)了,因為用處不大 3.增加漢字庫生成功能,這是最重要的改進之處,下文將詳細介紹. 4.修正許多小BUG,使軟件更加成熟些. 5月12日發(fā)布完美版 這次發(fā)布的PCtoLCD2002完美版與前一版本相比沒有增加太多的功能，因為我覺得現(xiàn)有的這些功能已經(jīng)足夠用于生成各種字模的需要了，所以完美版的主要工作是反復(fù)測試，精心去除各種BUG，以及調(diào)節(jié)一些細微之處，目的當然就是追求完美！不過世上不會有真正完美的東西，這個軟件也不例外，而且這個軟件從頭至尾全部是我一個人編寫完成，精力有限，難免會顧此失彼，如果大家發(fā)現(xiàn)了這個版本中存在的BUG，請及時告訴我。 更新說明： 1。界面采用新的字體，不會再有那種難看的黑色粗體字，比以前的要漂亮多了。 2。加入全面的提示幫助，盡量減少普通用戶的各種疑惑。 3。修正生成文件的擴展名的一些BUG，不會總是加上FON的擴展名了。 4。修正生成字模數(shù)據(jù)的一些格式BUG，現(xiàn)在生成的C51格式字模數(shù)據(jù)基本上可以直接粘貼到源程序中使用而不需要修改了 5。加入新的字模數(shù)據(jù)格式調(diào)整項，允許用戶更自由的定制自己需要的數(shù)據(jù)格式 6。最重要的更新：全面支持保存當前設(shè)置功能，用戶設(shè)置的字模格式，主窗口狀態(tài)和字庫生成窗口選項信息均可保存，下一次打開窗口時不用重新設(shè)置。 7。修正了新建圖象時會自動跳到圖形模式的BUG 8。增加輸出緊湊格式數(shù)據(jù)選項，可以生成不包含空白行的字模數(shù)據(jù)。 9。完善了每行數(shù)據(jù)顯示個數(shù)的功能，可以任意設(shè)置每行顯示的數(shù)據(jù)個數(shù)，并同時可以設(shè)置每行索引數(shù)據(jù)顯示個數(shù)。 10。修正了取模說明的一些錯誤，并改動了格式。 11。現(xiàn)在當用戶選擇10進制輸出時，會自動去掉生成字模數(shù)據(jù)前的“0x",或后面的“H”，選擇16進制時則會自動加上。 12。對各個窗體重新設(shè)計以全面適應(yīng)最大化的需要，如果您覺得當前窗口不夠大，可以最大化使用。 13。增加生成英文點陣字庫功能，可自動生成ASCII碼從0-127的任意點陣字庫，使用方法同生成國標點陣字庫功能。 14。再次優(yōu)化代碼，去掉各種調(diào)試信息，使程序速度再快一些。 15。還有許多細微的調(diào)整我記不清了…… 需要注意的地方： 在測試的過程中我發(fā)現(xiàn)了一個問題：在WIN98或WINME下當用戶直接生成特大點陣的字模時（例如320*320，1024*768的漢字字模），此時由于數(shù)據(jù)量非常龐大，而WIN98/WINME會有64K的數(shù)據(jù)容量限制，所以在主窗口中是無法得到全部的字模數(shù)據(jù)的，這時您需要使用字庫生成功能，通過形成一個數(shù)據(jù)文件才能得到完整的字模數(shù)據(jù)。 我認為到現(xiàn)在這個軟件功能已經(jīng)很完善了，但可能使用上有點不方便，如果你有什么不明白 的地方，可以發(fā)帖子或發(fā)MAIL詢問
上傳時間： 2013-07-26
上傳用戶：sssnaxie
偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好等特點，廣泛應(yīng)用于衛(wèi)星通信和移動通信領(lǐng)域。 論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景，設(shè)計并實現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器，其中調(diào)制器主要用于仿真未知信號，作為測試信號源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法，包括成形濾波器、NCO模型、載波恢復(fù)、定時恢復(fù)等；完成了整個調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上，采用VHDL硬件描述語言在Xilinx公司ISE7.1開發(fā)環(huán)境下設(shè)計并實現(xiàn)了各個算法模塊，并在硬件平臺上加以實現(xiàn)。通過實際現(xiàn)場測試，實現(xiàn)了對所偵收信號的正確解調(diào)。論文還實現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口，使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計算機進行后續(xù)處理。
標簽： OQPSK FPGA 調(diào)制解調(diào)器
上傳時間： 2013-05-19
上傳用戶：zl123！@#
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時，普遍覺得內(nèi)容抽象難于理解。但借助于該計算機組成原理實驗系統(tǒng)，學(xué)生通過實驗環(huán)節(jié)，可以進一步融會貫通學(xué)習(xí)內(nèi)容，掌握計算機各模塊的工作原理，相互關(guān)系的來龍去脈。 為了增強實驗系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實驗成本，我們采用FPGA芯片技術(shù)來徹底更新現(xiàn)有的計算器組成原理實驗平臺。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計概念，使實驗系統(tǒng)具有極強的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進和擴充變得十分簡易和方便，而且使學(xué)生自己設(shè)計不同的實驗變?yōu)榭赡堋Ｓ嬎銠C組成原理實驗的最終目的是讓學(xué)生能夠設(shè)計CPU，但首先，學(xué)生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計出一個教學(xué)用的以FPGA芯片為核心的硬件平臺，然后在此基礎(chǔ)上開發(fā)出VHDL部件庫及主要邏輯功能，并設(shè)計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標準化和硬件描述能力，現(xiàn)代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現(xiàn)。同時設(shè)計實驗內(nèi)容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復(fù)合運算實驗、存儲器實驗、數(shù)據(jù)通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關(guān)聯(lián)的系統(tǒng)。每個實驗先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實驗實際上是編寫VHDL，不需要寫得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺，這樣既不會讓學(xué)生花太多的時間在畫電路圖上，又能讓學(xué)生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實驗要求，規(guī)劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構(gòu)成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設(shè)計，如何運用VHDL技術(shù)來依次實現(xiàn)CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經(jīng)過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設(shè)計自動化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計工具一起廣泛地進入了數(shù)字系統(tǒng)設(shè)計與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計技術(shù)。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學(xué)生需要什么樣的實驗條件，實驗內(nèi)容及步驟才能了解當今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計，運行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環(huán)境下，基本上較為完整的實現(xiàn)了一個基于FPGA的實驗平臺方案。在此基礎(chǔ)上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對FPGA與VHDL標準的進一步發(fā)展具有重要的理論和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
隨著數(shù)字技術(shù)的高速發(fā)展，越來越多的針對數(shù)字視頻壓縮、傳送、顯示等的設(shè)備涌入市場。要從這些良莠不齊的產(chǎn)品中挑選出令人滿意的商品，一套良好的數(shù)字視頻測試設(shè)備就必不可少。然而，現(xiàn)階段大多數(shù)數(shù)字視頻信號源都存在不同的缺點，如測試圖像種類太少、沒有動態(tài)測試源、缺乏專用測試信號等。為有效克服這些缺陷，作者設(shè)計并開發(fā)了一套基于FPGA的數(shù)字視頻信號發(fā)生器。整個系統(tǒng)包括硬件平臺和圖像格式轉(zhuǎn)換軟件兩大部分。硬件平臺本身即為獨立的信號發(fā)生器，可以生成多種測試圖像。配備了圖像格式轉(zhuǎn)換軟件，就可以實現(xiàn)硬件平臺從PC機接收各種靜態(tài)測試圖像、動態(tài)測試序列，不斷更新測試圖像庫。整個系統(tǒng)具有良好的硬件體系結(jié)構(gòu)、便捷的輸入接口，穩(wěn)定的信號輸出，同時操作靈活、方便，易于升級更新。 在系統(tǒng)的開發(fā)過程中，使用了多種硬件、軟件開發(fā)工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于軟硬件調(diào)試均由同一人完成，因此整個系統(tǒng)具備良好的統(tǒng)一性和兼容性。 另外，作者還研究并設(shè)計了一種針對H.264編解碼器壓縮損傷的測試信號。評估一個編碼器的性能可采用主觀評價或客觀評價兩種方法。其中主觀評價最為直接、有效。本文在依托主觀評價方法的基礎(chǔ)上，結(jié)合客觀參數(shù)的指導(dǎo)性，研究并設(shè)計一種通過人眼就可以方便的觀測到實際存在的壓縮損傷的測試信號，以達到直接對編解碼器性能進行比較的目的。
上傳時間： 2013-07-19
上傳用戶：cxl274287265
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
