摘要本文介紹了一種用CPLD設(shè)計(jì)GPS數(shù)字通道相關(guān)器中C／A碼產(chǎn)生囂的方法，詳細(xì)分析了設(shè)計(jì)原理并給出了相應(yīng)的仿真結(jié)果．這種設(shè)計(jì)方法已在我們研制的GPS，GLONASS兼容機(jī)中得到實(shí)際應(yīng)用。
標(biāo)簽： CPLD GPS 數(shù)字
上傳時(shí)間： 2013-09-01
上傳用戶：wangdean1101
dsp下載器cpld程序\r\n感興趣的朋友可以下來
標(biāo)簽： cpld dsp 下載器 程序
上傳時(shí)間： 2013-09-02
上傳用戶：tedo811
JPEG2000分?jǐn)?shù)位平面編碼器的fpga電路實(shí)現(xiàn)
標(biāo)簽： JPEG 2000 fpga 分
上傳時(shí)間： 2013-09-03
上傳用戶：牛布牛
本人編寫的FPGA光電編碼器輸入模塊,沒有實(shí)驗(yàn),但仿真基本實(shí)現(xiàn),希望有參考價(jià)值.
標(biāo)簽： FPGA 光電編碼器 輸入 模塊
上傳用戶：s363994250
論文格式，內(nèi)含Viterbi編解碼器的完整vhdl代碼，文件為.nh格式
標(biāo)簽： Viterbi vhdl 編解碼器 代碼
上傳用戶：qiaoyue
基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計(jì)，用于設(shè)計(jì)EDA
標(biāo)簽： CPLD-FPGA 整數(shù) 分頻器
上傳用戶：pioneer_lvbo
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶：a471778
半整數(shù)分頻器電路的VHDL源程序，供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 源程序 整數(shù) 分頻器
上傳用戶：fdfadfs
JTAG仿真器CPLD
標(biāo)簽： JTAG CPLD 仿真器
上傳時(shí)間： 2013-09-05
上傳用戶：xuanjie
利用FPGA實(shí)現(xiàn)的可編程綜合采樣器\r\nAProgrammableIntegratedSamplerUsingFPGA
標(biāo)簽： FPGA 可編程 采樣
上傳時(shí)間： 2013-09-06
上傳用戶：z754970244
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="mcwwk"></strike>
