基于GAL器件的步進(jìn)電機(jī)控制器的研究與設(shè)計(jì) 采用GAL控制脈沖分配的邏輯設(shè)計(jì) 若采用集成電路芯片來(lái)實(shí)現(xiàn)三相六拍步進(jìn)電機(jī)的 控制,所用器件較多! 電路一般比較復(fù)雜# 為了滿(mǎn)足電機(jī) 轉(zhuǎn)速的二分頻! 在同一時(shí)鐘頻率控制下! 必須利用一個(gè) 3 型觸發(fā)器! 通過(guò); 參與組合邏輯來(lái)實(shí)現(xiàn)# 其邏輯電路 如圖D 所示# ;H 為控制信號(hào)!
標(biāo)簽: GAL 器件 步進(jìn)電機(jī) 控制器
上傳時(shí)間: 2013-11-10
上傳用戶(hù):非洲之星
PCB 布線(xiàn)原則連線(xiàn)精簡(jiǎn)原則連線(xiàn)要精簡(jiǎn),盡可能短,盡量少拐彎,力求線(xiàn)條簡(jiǎn)單明了,特別是在高頻回路中,當(dāng)然為了達(dá)到阻抗匹配而需要進(jìn)行特殊延長(zhǎng)的線(xiàn)就例外了,例如蛇行走線(xiàn)等。安全載流原則銅線(xiàn)的寬度應(yīng)以自己所能承載的電流為基礎(chǔ)進(jìn)行設(shè)計(jì),銅線(xiàn)的載流能力取決于以下因素:線(xiàn)寬、線(xiàn)厚(銅鉑厚度)、允許溫升等,下表給出了銅導(dǎo)線(xiàn)的寬度和導(dǎo)線(xiàn)面積以及導(dǎo)電電流的關(guān)系(軍品標(biāo)準(zhǔn)),可以根據(jù)這個(gè)基本的關(guān)系對(duì)導(dǎo)線(xiàn)寬度進(jìn)行適當(dāng)?shù)目紤]。印制導(dǎo)線(xiàn)最大允許工作電流(導(dǎo)線(xiàn)厚50um,允許溫升10℃)導(dǎo)線(xiàn)寬度(Mil) 導(dǎo)線(xiàn)電流(A) 其中:K 為修正系數(shù),一般覆銅線(xiàn)在內(nèi)層時(shí)取0.024,在外層時(shí)取0.048;T 為最大溫升,單位為℃;A 為覆銅線(xiàn)的截面積,單位為mil(不是mm,注意);I 為允許的最大電流,單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識(shí)點(diǎn)比較多,例如銅膜線(xiàn)的拐彎處應(yīng)為圓角或斜角(因?yàn)楦哳l時(shí)直角或者尖角的拐彎會(huì)影響電氣性能)雙面板兩面的導(dǎo)線(xiàn)應(yīng)互相垂直、斜交或者彎曲走線(xiàn),盡量避免平行走線(xiàn),減小寄生耦合等。一、 通常一個(gè)電子系統(tǒng)中有各種不同的地線(xiàn),如數(shù)字地、邏輯地、系統(tǒng)地、機(jī)殼地等,地線(xiàn)的設(shè)計(jì)原則如下:1、 正確的單點(diǎn)和多點(diǎn)接地在低頻電路中,信號(hào)的工作頻率小于1MHZ,它的布線(xiàn)和器件間的電感影響較小,而接地電路形成的環(huán)流對(duì)干擾影響較大,因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHZ 時(shí),如果采用一點(diǎn)接地,其地線(xiàn)的長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20,否則應(yīng)采用多點(diǎn)接地法。2、 數(shù)字地與模擬地分開(kāi)若線(xiàn)路板上既有邏輯電路又有線(xiàn)性電路,應(yīng)盡量使它們分開(kāi)。一般數(shù)字電路的抗干擾能力比較強(qiáng),例如TTL 電路的噪聲容限為0.4~0.6V,CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍,而模擬電路只要有很小的噪聲就足以使其工作不正常,所以這兩類(lèi)電路應(yīng)該分開(kāi)布局布線(xiàn)。3、 接地線(xiàn)應(yīng)盡量加粗若接地線(xiàn)用很細(xì)的線(xiàn)條,則接地電位會(huì)隨電流的變化而變化,使抗噪性能降低。因此應(yīng)將地線(xiàn)加粗,使它能通過(guò)三倍于印制板上的允許電流。如有可能,接地線(xiàn)應(yīng)在2~3mm 以上。4、 接地線(xiàn)構(gòu)成閉環(huán)路只由數(shù)字電路組成的印制板,其接地電路布成環(huán)路大多能提高抗噪聲能力。因?yàn)榄h(huán)形地線(xiàn)可以減小接地電阻,從而減小接地電位差。二、 配置退藕電容PCB 設(shè)計(jì)的常規(guī)做法之一是在印刷板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荩伺弘娙莸囊话闩渲迷瓌t是:?電電源的輸入端跨½10~100uf的的電解電容器,如果印制電路板的位置允許,采Ó100uf以以上的電解電容器抗干擾效果會(huì)更好¡���?原原則上每個(gè)集成電路芯片都應(yīng)布置一¸0.01uf~`0.1uf的的瓷片電容,如遇印制板空隙不夠,可Ã4~8個(gè)個(gè)芯片布置一¸1~10uf的的鉭電容(最好不用電解電容,電解電容是兩層薄膜卷起來(lái)的,這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感,最好使用鉭電容或聚碳酸醞電容)。���?對(duì)對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件,ÈRA、¡ROM存存儲(chǔ)器件,應(yīng)在芯片的電源線(xiàn)和地線(xiàn)之間直接接入退藕電容¡���?電電容引線(xiàn)不能太長(zhǎng),尤其是高頻旁路電容不能有引線(xiàn)¡三¡過(guò)過(guò)孔設(shè)¼在高ËPCB設(shè)設(shè)計(jì)中,看似簡(jiǎn)單的過(guò)孔也往往會(huì)給電路的設(shè)計(jì)帶來(lái)很大的負(fù)面效應(yīng),為了減小過(guò)孔的寄生效應(yīng)帶來(lái)的不利影響,在設(shè)計(jì)中可以盡量做到£���?從從成本和信號(hào)質(zhì)量?jī)煞矫鎭?lái)考慮,選擇合理尺寸的過(guò)孔大小。例如¶6- 10層層的內(nèi)存模¿PCB設(shè)設(shè)計(jì)來(lái)說(shuō),選Ó10/20mi((鉆¿焊焊盤(pán))的過(guò)孔較好,對(duì)于一些高密度的小尺寸的板子,也可以嘗試使Ó8/18Mil的的過(guò)孔。在目前技術(shù)條件下,很難使用更小尺寸的過(guò)孔了(當(dāng)孔的深度超過(guò)鉆孔直徑µ6倍倍時(shí),就無(wú)法保證孔壁能均勻鍍銅);對(duì)于電源或地線(xiàn)的過(guò)孔則可以考慮使用較大尺寸,以減小阻抗¡���?使使用較薄µPCB板板有利于減小過(guò)孔的兩種寄生參數(shù)¡���? PCB板板上的信號(hào)走線(xiàn)盡量不換層,即盡量不要使用不必要的過(guò)孔¡���?電電源和地的管腳要就近打過(guò)孔,過(guò)孔和管腳之間的引線(xiàn)越短越好¡���?在在信號(hào)換層的過(guò)孔附近放置一些接地的過(guò)孔,以便為信號(hào)提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過(guò)孔¡四¡降降低噪聲與電磁干擾的一些經(jīng)Ñ?能能用低速芯片就不用高速的,高速芯片用在關(guān)鍵地方¡?可可用串一個(gè)電阻的方法,降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼,ÈRC設(shè)設(shè)置電流阻尼¡?使使用滿(mǎn)足系統(tǒng)要求的最低頻率時(shí)鐘¡?時(shí)時(shí)鐘應(yīng)盡量靠近到用該時(shí)鐘的器件,石英晶體振蕩器的外殼要接地¡?用用地線(xiàn)將時(shí)鐘區(qū)圈起來(lái),時(shí)鐘線(xiàn)盡量短¡?石石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線(xiàn)¡?時(shí)時(shí)鐘、總線(xiàn)、片選信號(hào)要遠(yuǎn)ÀI/O線(xiàn)線(xiàn)和接插件¡?時(shí)時(shí)鐘線(xiàn)垂直ÓI/O線(xiàn)線(xiàn)比平行ÓI/O線(xiàn)線(xiàn)干擾小¡? I/O驅(qū)驅(qū)動(dòng)電路盡量靠½PCB板板邊,讓其盡快離¿PC。。對(duì)進(jìn)ÈPCB的的信號(hào)要加濾波,從高噪聲區(qū)來(lái)的信號(hào)也要加濾波,同時(shí)用串終端電阻的辦法,減小信號(hào)反射¡? MCU無(wú)無(wú)用端要接高,或接地,或定義成輸出端,集成電路上該接電源、地的端都要接,不要懸空¡?閑閑置不用的門(mén)電路輸入端不要懸空,閑置不用的運(yùn)放正輸入端接地,負(fù)輸入端接輸出端¡?印印制板盡量使Ó45折折線(xiàn)而不Ó90折折線(xiàn)布線(xiàn),以減小高頻信號(hào)對(duì)外的發(fā)射與耦合¡?印印制板按頻率和電流開(kāi)關(guān)特性分區(qū),噪聲元件與非噪聲元件呀距離再遠(yuǎn)一些¡?單單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線(xiàn)、地線(xiàn)盡量粗¡?模模擬電壓輸入線(xiàn)、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線(xiàn),特別是時(shí)鐘¡?對(duì)¶A/D類(lèi)類(lèi)器件,數(shù)字部分與模擬部分不要交叉¡?元元件引腳盡量短,去藕電容引腳盡量短¡?關(guān)關(guān)鍵的線(xiàn)要盡量粗,并在兩邊加上保護(hù)地,高速線(xiàn)要短要直¡?對(duì)對(duì)噪聲敏感的線(xiàn)不要與大電流,高速開(kāi)關(guān)線(xiàn)并行¡?弱弱信號(hào)電路,低頻電路周?chē)灰纬呻娏鳝h(huán)路¡?任任何信號(hào)都不要形成環(huán)路,如不可避免,讓環(huán)路區(qū)盡量小¡?每每個(gè)集成電路有一個(gè)去藕電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲(chǔ)能電容,使用管狀電容時(shí),外殼要接地¡?對(duì)對(duì)干擾十分敏感的信號(hào)線(xiàn)要設(shè)置包地,可以有效地抑制串?dāng)_¡?信信號(hào)在印刷板上傳輸,其延遲時(shí)間不應(yīng)大于所有器件的標(biāo)稱(chēng)延遲時(shí)間¡環(huán)境效應(yīng)原Ô要注意所應(yīng)用的環(huán)境,例如在一個(gè)振動(dòng)或者其他容易使板子變形的環(huán)境中采用過(guò)細(xì)的銅膜導(dǎo)線(xiàn)很容易起皮拉斷等¡安全工作原Ô要保證安全工作,例如要保證兩線(xiàn)最小間距要承受所加電壓峰值,高壓線(xiàn)應(yīng)圓滑,不得有尖銳的倒角,否則容易造成板路擊穿等。組裝方便、規(guī)范原則走線(xiàn)設(shè)計(jì)要考慮組裝是否方便,例如印制板上有大面積地線(xiàn)和電源線(xiàn)區(qū)時(shí)(面積超¹500平平方毫米),應(yīng)局部開(kāi)窗口以方便腐蝕等。此外還要考慮組裝規(guī)范設(shè)計(jì),例如元件的焊接點(diǎn)用焊盤(pán)來(lái)表示,這些焊盤(pán)(包括過(guò)孔)均會(huì)自動(dòng)不上阻焊油,但是如用填充塊當(dāng)表貼焊盤(pán)或用線(xiàn)段當(dāng)金手指插頭,而又不做特別處理,(在阻焊層畫(huà)出無(wú)阻焊油的區(qū)域),阻焊油將掩蓋這些焊盤(pán)和金手指,容易造成誤解性錯(cuò)誤£SMD器器件的引腳與大面積覆銅連接時(shí),要進(jìn)行熱隔離處理,一般是做一¸Track到到銅箔,以防止受熱不均造成的應(yīng)力集Ö而導(dǎo)致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過(guò)孔時(shí),必須做一個(gè)孔蓋,以防止焊錫流出等。經(jīng)濟(jì)原則遵循該原則要求設(shè)計(jì)者要對(duì)加工,組裝的工藝有足夠的認(rèn)識(shí)和了解,例È5mil的的線(xiàn)做腐蝕要±8mil難難,所以?xún)r(jià)格要高,過(guò)孔越小越貴等熱效應(yīng)原則在印制板設(shè)計(jì)時(shí)可考慮用以下幾種方法:均勻分布熱負(fù)載、給零件裝散熱器,局部或全局強(qiáng)迫風(fēng)冷。從有利于散熱的角度出發(fā),印制板最好是直立安裝,板與板的距離一般不應(yīng)小Ó2c,,而且器件在印制板上的排列方式應(yīng)遵循一定的規(guī)則£同一印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列,發(fā)熱量小或耐熱性差的器件(如小信號(hào)晶體管、小規(guī)模集³電路、電解電容等)放在冷卻氣流的最上(入口處),發(fā)熱量大或耐熱性好的器件(如功率晶體管、大規(guī)模集成電路等)放在冷卻Æ流最下。在水平方向上,大功率器件盡量靠近印刷板的邊沿布置,以便縮短傳熱路徑;在垂直方向上,大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時(shí)對(duì)其他器件溫度的影響。對(duì)溫度比較敏感的器件最好安置在溫度最低的區(qū)域(如設(shè)備的µ部),千萬(wàn)不要將它放在發(fā)熱器件的正上方,多個(gè)器件最好是在水平面上交錯(cuò)布局¡設(shè)備內(nèi)印制板的散熱主要依靠空氣流動(dòng),所以在設(shè)計(jì)時(shí)要研究空氣流動(dòng)的路徑,合理配置器件或印制電路板。采用合理的器件排列方式,可以有效地降低印制電路的溫升。此外通過(guò)降額使用,做等溫處理等方法也是熱設(shè)計(jì)中經(jīng)常使用的手段¡
標(biāo)簽: PCB 布線(xiàn)原則
上傳時(shí)間: 2015-01-02
上傳用戶(hù):15070202241
基于量子流體動(dòng)力學(xué)模型,自主編制程序開(kāi)發(fā)了半導(dǎo)體器件仿真軟件。其中包括快速、準(zhǔn)確數(shù)值離散方法和準(zhǔn)確的物理模型。基于對(duì)同一個(gè)si雙極晶體管的模擬,與商用軟件有近似的仿真結(jié)果。表明量子流體動(dòng)力學(xué)模型具有可行性,同時(shí)也表明數(shù)值算法和物理模型的正確性。
標(biāo)簽: 量子 流體 動(dòng)力學(xué)模型 半導(dǎo)體器件
上傳時(shí)間: 2013-10-08
上傳用戶(hù):fanxiaoqie
蒙特卡羅方法又稱(chēng)隨機(jī)抽樣技巧或統(tǒng)計(jì)試驗(yàn)方法。半個(gè)多世紀(jì)以來(lái),由于科學(xué)技術(shù)的發(fā)展和電子計(jì)算機(jī)的發(fā)明 ,這種方法作為一種獨(dú)立的方法被提出來(lái),并首先在核武器的試驗(yàn)與研制中得到了應(yīng)用。蒙特卡羅方法是一種計(jì)算方法,但與一般數(shù)值計(jì)算方法有很大區(qū)別。它是以概率統(tǒng)計(jì)理論為基礎(chǔ)的一種方法。由于蒙特卡羅方法能夠比較逼真地描述事物的特點(diǎn)及物理實(shí)驗(yàn)過(guò)程,解決一些數(shù)值方法難以解決的問(wèn)題,因而該方法的應(yīng)用領(lǐng)域日趨廣泛。
標(biāo)簽: 蒙特卡羅 抽樣 隨機(jī) 試驗(yàn)方法
上傳時(shí)間: 2014-01-05
上傳用戶(hù):qwe1234
雜湊法(Hashing)的搜尋與一般的搜尋法(searching)是不一樣的。在雜湊法中,鍵值(key value)或識(shí)別字(identifier)在記憶體的位址是經(jīng)由函數(shù)(function)轉(zhuǎn)換而得的。此種函數(shù),一般稱(chēng)之為雜湊函數(shù)(Hashing function)或鍵值對(duì)應(yīng)位址轉(zhuǎn)換(key to address transformation)。對(duì)於有限的儲(chǔ)存空間,能夠有效使用且在加入或刪除時(shí)也能快的完成,利用雜湊法是最適當(dāng)不過(guò)了。因?yàn)殡s湊表搜尋在沒(méi)有碰撞(collision)及溢位(overflow)的情況下,只要一次就可擷取到。
上傳時(shí)間: 2013-12-23
上傳用戶(hù):dancnc
MCS51系列、MCS96系列等單片機(jī)由于都不帶SPI串行總線(xiàn)接口而限制了其在SPI總線(xiàn)接口器件的使用。文中介紹了SPI串行總線(xiàn)的特征和時(shí)序,并以串行E2PROM為例,給出了在51系列單片機(jī)上利用I/O口線(xiàn)實(shí)現(xiàn)SPI串行總線(xiàn)接口的方法和軟件設(shè)計(jì)程序(匯編語(yǔ)言)。
上傳時(shí)間: 2015-05-24
上傳用戶(hù):bakdesec
附有本人超級(jí)詳細(xì)解釋?zhuān)床欢拿姹谑欤。? 一、 實(shí)際問(wèn)題: 希爾排序(Shell Sort)是插入排序的一種。因D.L.Shell于1959年提出而得名。它又稱(chēng)“縮小增量分類(lèi)法”,在時(shí)間效率上比插入、比較、冒泡等排序算法有了較大改進(jìn)。能對(duì)無(wú)序序列按一定規(guī)律進(jìn)行排序。 二、數(shù)學(xué)模型: 先取一個(gè)小于n的整數(shù)d1作為第一個(gè)增量,把文件的全部記錄分成d1個(gè)組。所有距離為dl的倍數(shù)的記錄放在同一個(gè)組中。先在各組內(nèi)進(jìn)行直接插人排序;然后,取第二個(gè)增量d2<d1重復(fù)上述的分組和排序,直至所取的增量dt=1(dt<dt-l<…<d2<d1),即所有記錄放在同一組中進(jìn)行直接插入排序?yàn)橹埂T摲椒▽?shí)質(zhì)上是一種分組插入方法。 三、算法設(shè)計(jì): 1、將相隔某個(gè)增量dlta[k]的元素構(gòu)成一個(gè)子序列。在排序過(guò)程中,逐次減小這個(gè)增量,最后當(dāng)h減到1時(shí),進(jìn)行一次插入排序,排序就完成。增量序列一般采用:dlta[k]=2t-k+1-1,其中t為排序趟數(shù),1≤k≤t≤[log2 (n+1)],其中n為待排序序列的長(zhǎng)度。按增量序列dlta[0..t-1]。 2、按增量dlta[k](1≤k≤t≤[log2 (n+1)])進(jìn)行一趟希爾插入排序。 3、在主函數(shù)中控制程序執(zhí)行流程。 4、時(shí)間復(fù)雜度:1≤k≤t≤[log2 (n+1)]時(shí)為O(n3/2)。
上傳時(shí)間: 2013-12-11
上傳用戶(hù):天涯
//在tc3.0++在運(yùn)行 //a數(shù)組用于隨機(jī)產(chǎn)生1-6數(shù)表示每個(gè)方格后面的圖形.用inita()函數(shù)來(lái)實(shí)現(xiàn) //c數(shù)組用于記錄方格的狀態(tài),用字符L(lock)表示沒(méi)有打開(kāi)的方格 //D(delete)表示已消去的方格.O(open)表示打開(kāi)的方格. //變量m表示按回車(chē)鍵的有效次數(shù).也是記憶力參數(shù),越小記憶力越好 //變量xpos,ypos用于表示當(dāng)前光標(biāo)所在的位置 //(x1,y1),(x2,y2)用于記錄打開(kāi)的兩個(gè)方格的位置 //judge()函數(shù)用于控制光標(biāo)范圍,使其不能移出長(zhǎng)方形 //win()函數(shù)用于判斷游戲是否過(guò)關(guān),通過(guò)判斷每個(gè)方格是否全是 D 狀態(tài) //xago,yago 用于記錄移動(dòng)前的位置 //ax,ay表示行列式的行與列,用它們來(lái)控制游戲的關(guān)數(shù),ax位于3-6之間,ay位于4-7之間 //z來(lái)控制方格后的圖形 //第一關(guān)后面的圖形用1-6代表的圖形.第二關(guān)后面的圖形用0-9十個(gè)數(shù)。第三關(guān)后面的圖形用A-O十五個(gè)字母, //第四關(guān)后面的圖形用A-T二十一個(gè)字母
標(biāo)簽: inita lock 3.0 數(shù)組
上傳時(shí)間: 2015-06-19
上傳用戶(hù):hgy9473
本書(shū)第二部分講述的是在Wi n 3 2平臺(tái)上的Wi n s o c k編程。對(duì)于眾多的基層網(wǎng)絡(luò)協(xié)議, Wi n s o c k是訪(fǎng)問(wèn)它們的首選接口。而且在每個(gè)Wi n 3 2平臺(tái)上,Wi n s o c k都以不同的形式存在著。 Wi n s o c k是網(wǎng)絡(luò)編程接口,而不是協(xié)議。它從U n i x平臺(tái)的B e r k e l e y(B S D)套接字方案借鑒了 許多東西,后者能訪(fǎng)問(wèn)多種網(wǎng)絡(luò)協(xié)議。在Wi n 3 2環(huán)境中,Wi n s o c k接口最終成為一個(gè)真正的 “與協(xié)議無(wú)關(guān)”接口,尤其是在Winsock 2發(fā)布之后。
標(biāo)簽: 分 編程 網(wǎng)絡(luò)協(xié)議
上傳時(shí)間: 2015-07-08
上傳用戶(hù):thinode
本附錄介紹一些新的A P I函數(shù),有了這些函數(shù),便可在自己的計(jì)算機(jī)上對(duì)I P協(xié)議統(tǒng)計(jì)情況 進(jìn)行查詢(xún)和管理。它們有助于獲得下面的能力: ■ I p c o n f i g . e x e(或適用于微軟Windows 95的Wi n i p c f g . e x e):顯示I P配置信息,允許釋放 和更新D H C P分配的I P地址。 ■ N e t s t a t . e x e:顯示T C P連接表、U D P監(jiān)聽(tīng)者表以及I P協(xié)議統(tǒng)計(jì)情況。 ■ R o u t e . e x e:顯示并處理網(wǎng)絡(luò)路由表。 ■ A r p . e x e:顯示并修改供“地址解析協(xié)議”(A R P)使用的I P到物理地址翻譯表。
標(biāo)簽: 函數(shù)
上傳時(shí)間: 2014-01-12
上傳用戶(hù):569342831
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1