中望CAD2010體驗(yàn)版正式發(fā)布。作為中望公司的最新年度力作，在繼承以往版本優(yōu)勢(shì)的基礎(chǔ)上，中望CAD2010融入了以“安全漏洞抓取、內(nèi)存池優(yōu)化、位圖和矢量圖混合處理”等多項(xiàng)可以極大提高軟件穩(wěn)定性和效率的中望正在申請(qǐng)全球?qū)＠莫?dú)創(chuàng)技術(shù)，新增了眾多實(shí)用的新功能，在整體性能上實(shí)現(xiàn)了巨大的飛躍，主要體現(xiàn)在以下幾方面： 大圖紙?zhí)幚砟芰Φ奶嵘? 文字所見即所得、消隱打印等新功能 二次開發(fā)接口更加成熟 一、大圖紙?zhí)幚砟芰Φ奶嵘? 中望CAD2010版采用了更先進(jìn)的內(nèi)存管理以及壓縮技術(shù)，采用了一些新的優(yōu)化算法，使得中望CAD常用命令執(zhí)行效率和資源占用情況得到進(jìn)一步的提高，特別是在低內(nèi)存配置下大圖紙的處理能力，大大減少了圖紙內(nèi)存資源占用量，提升了大圖紙?zhí)幚硭俣取Ｖ饕w現(xiàn)在： 大圖紙內(nèi)存占用量顯著下降，平均下降約30%，地形圖類圖紙則平均下降50%； 實(shí)體縮放和平移，zoom\pan\redraw更加順暢； 保存速度更快、數(shù)據(jù)更安全，保存速度平均有40%的提升。 二、新增功能 1、文字所見即所得 文字編輯器有多處改進(jìn)，文字編輯時(shí)顯示的樣式為最后在圖面上的樣式，達(dá)到了所見即所得的效果。文字編輯器新加入段落設(shè)置，可進(jìn)行制表位、縮進(jìn)、段落對(duì)齊方式、段落間距和段落行距等項(xiàng)目的調(diào)整。另外，在文字編輯器內(nèi)可直接改變文字傾斜、高度、寬度等特征。 2、消隱打印 中望CAD2010版本支持二維和三維對(duì)象的消隱打印，在打印對(duì)象時(shí)消除隱藏線，不考慮其在屏幕上的顯示方式。此次消隱打印功能主要體現(xiàn)在以下兩個(gè)方面： （一）、平臺(tái)相關(guān)命令和功能的調(diào)整 視口的“屬性”：增加“著色打印”選項(xiàng)（“線框”和“消隱”兩種著色打印項(xiàng)） 選擇視口后，右鍵菜單支持“著色打印”項(xiàng)（ “線框”和“隱藏”兩種模式） 命令mview增加了“著色打印”功能項(xiàng)，可以方便用戶設(shè)置視口的“著色打印屬性”（線框和消隱兩種模式） 打印”對(duì)話框調(diào)整：在布局空間，激活“打印”對(duì)話框，以前的“消隱打印”選項(xiàng)顯示為“隱藏圖紙空間對(duì)象”。 頁(yè)面設(shè)置管理器啟動(dòng)的“打印設(shè)置”對(duì)話框調(diào)整：圖紙空間中，通過(guò)頁(yè)面設(shè)置管理器激活的“打印設(shè)置”對(duì)話框，以前的“消隱打印”選項(xiàng)顯示為“隱藏圖紙空間對(duì)象” （二）、消隱打印使用方法的調(diào)整 模型空間： 可通過(guò)“打印”或“頁(yè)面設(shè)置管理器”打開的“打印設(shè)置”對(duì)話框中的“消隱打印”選項(xiàng)來(lái)控制模型空間的對(duì)象是否消隱打印，同時(shí)包含消隱打印預(yù)覽，若勾選“消隱打印”按鈕，模型空間的對(duì)象將被消隱打印出來(lái)。 布局空間： 若要在布局空間消隱打印對(duì)象，分為兩種情況： 1) 布局空間視口外的對(duì)象是否消隱，直接取決于“打印設(shè)置”對(duì)話框中“隱藏圖紙空間對(duì)象”按鈕是否被勾選； ２）布局空間視口中的對(duì)象是否消隱，取決于視口本身的屬性，即“著色打印”特性選項(xiàng)，必須確保該選項(xiàng)為“消隱”才可消隱打印或預(yù)覽 3、圖層狀態(tài)管理器 可以創(chuàng)建多個(gè)命名圖層狀態(tài)，以保存圖層的狀態(tài)列表，用戶可以通過(guò)選擇圖層狀態(tài)來(lái)表現(xiàn)圖紙的不同顯示效果。這種圖層狀態(tài)可以輸出供其它圖紙使用，也可以輸入其它保存的圖層狀態(tài)設(shè)置。 4、文字定點(diǎn)縮放 能夠依據(jù)文字位置的特征點(diǎn)，如中心，左下等，作為基準(zhǔn)點(diǎn)，對(duì)多行文字或單行文字進(jìn)行縮放，同時(shí)不改變基準(zhǔn)點(diǎn)位置。 5、Splinedit新功能 全面支持樣條曲線的編輯，主要體現(xiàn)在SPLINEDIT命令行提示中，如下： 擬合數(shù)據(jù)(F)/閉合樣條(C)/移動(dòng)(M) 頂點(diǎn)(V)/精度(R)/反向(E)/撤消(U)/<退出(X)>: 擬合數(shù)據(jù)： 增加(A)/閉合(C)/刪除數(shù)據(jù)(D)/移動(dòng)(M)/清理(P)/切線(T)/<退出(X)>: 增加、刪除數(shù)據(jù)：通過(guò)增加、刪除樣條曲線的擬合點(diǎn)來(lái)控制樣條曲線的擬合程度。 移動(dòng)：通過(guò)移動(dòng)指定的擬合點(diǎn)控制樣條曲線的擬合數(shù)據(jù) 閉合/打開：控制樣條曲線是否閉合。 清理：清除樣條曲線的擬合數(shù)據(jù)，從而使命令提示信息變?yōu)椴话瑪M合數(shù)據(jù)的情形。 切線：修改樣條曲線的起點(diǎn)和端點(diǎn)切向。 閉合樣條：將打開的樣條曲線閉合。若選擇的樣條曲線為閉合的，該選項(xiàng)為“打開”，將閉合的樣條曲線打開。 移動(dòng)：可用來(lái)移動(dòng)樣條曲線的控制點(diǎn)到新的位置。 精度：可通過(guò)添加控制點(diǎn)、提高階數(shù)或權(quán)值的方式更為精密的控制樣條曲線的定義。 反向：調(diào)整樣條曲線的方向?yàn)榉聪颉? 6、捕捉和柵格功能增強(qiáng) 7、支持文件搜索路徑 關(guān)于激活注冊(cè)：打開CAD界面，找到左上面的“幫助”，激活產(chǎn)品-復(fù)制申請(qǐng)碼-再打開你解壓到CAD包找到keygen.exe（也就是注冊(cè)機(jī)，有的在是“Key”文件里，如果沒(méi)有可以到網(wǎng)上下載），輸入申請(qǐng)碼--點(diǎn)擊確定，就中間那個(gè)鍵--得到數(shù)據(jù) 應(yīng)該是五組-復(fù)制再回到上面激活碼頁(yè)面，粘貼激活碼確定就ok ！復(fù)制(粘貼)的時(shí)候用 ctrl +c（v），用鼠標(biāo)右鍵沒(méi)用！ 如果打開安裝CAD就得注冊(cè)才能運(yùn)行的，那方法也跟上邊的差不多！ 其實(shí)你在網(wǎng)上一般是找不到激活碼的，因?yàn)楦鱾€(gè)申請(qǐng)碼不一樣，所以別人的激活碼到你那基本上沒(méi)用，只能用相應(yīng)的方法得到激活碼，這方法也就要你自己去試了，我原來(lái)也不會(huì)裝CAD，但現(xiàn)在一般3分鐘就裝好了，只要知道怎么說(shuō)了就快了，一般軟件都是一樣的裝法，不會(huì)裝可以到網(wǎng)上找資料！有時(shí)求人不如求已，自己算比在網(wǎng)上等著別人給你算快多了
標(biāo)簽： 2010 cad 簡(jiǎn)體中文
上傳時(shí)間： 2013-10-21
上傳用戶：tedo811
本資料是關(guān)于Nexys3板卡的培訓(xùn)資料。Nexys 開發(fā)板是基于最新技術(shù)Spartan-6 FPGA的數(shù)字系統(tǒng)開發(fā)平臺(tái)。它擁有48M字節(jié)的外部存儲(chǔ)器（包括2個(gè)非易失性的相變存儲(chǔ)器），以及豐富的I/O器件和接口，可以適用于各式各樣的數(shù)字系統(tǒng)。 板上自帶AdeptTM高速USB2接口可以為開發(fā)板提供電源，也可以燒錄程序到FPGA，用戶數(shù)據(jù)的傳輸速率可以達(dá)到38M字節(jié)/秒。 Nexys3開發(fā)板可以通過(guò)添加一些低成本的外設(shè)Pmods （可以多達(dá)30幾個(gè)）和Vmods （最新型外設(shè)）來(lái)實(shí)現(xiàn)額外的功能，例如A/D和D/A轉(zhuǎn)換器，線路板，電機(jī)驅(qū)動(dòng)裝置，和實(shí)現(xiàn)裝置等等。另外，Nexys3完全兼容所有的賽靈思工具，包括免費(fèi)的WebPackTM，ChipscopeTM，EDKTM（嵌入式處理器設(shè)計(jì)套件），以及其他工具。 圖 Nexys3板卡介紹
上傳時(shí)間： 2013-10-24
上傳用戶：caiqinlin
100-Gb光傳送網(wǎng)（OTN）復(fù)用轉(zhuǎn)發(fā)器 a. 提供連續(xù)數(shù)據(jù)范圍在600 Mbps到14.1 Gbps之間的串行收發(fā)器，通過(guò)使用方便的部分重新配置功能支持多標(biāo)準(zhǔn)客戶側(cè)接口； b. 44個(gè)獨(dú)立發(fā)送時(shí)鐘域，提高了時(shí)鐘靈活性； c. 收發(fā)器集成電信號(hào)散射補(bǔ)償（EDC）功能，可直接驅(qū)動(dòng)光模塊（SFP+、SFP、QSFP、CFP）； d. 支持下一代光接口的28-Gbps收發(fā)器； e. 替代外部壓控晶體振蕩器（VCXO）的高級(jí)fPLL。
標(biāo)簽： Altera FPGA Gbit 100
上傳時(shí)間： 2013-11-10
上傳用戶：pzw421125
為實(shí)現(xiàn)某專用接口裝置的接口功能檢測(cè)，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計(jì)了該類型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設(shè)計(jì)思路。電路采用SOPC模塊作為中心控制器，設(shè)計(jì)簡(jiǎn)潔、可靠。試驗(yàn)表明：該設(shè)計(jì)系統(tǒng)運(yùn)行正常、穩(wěn)定。
標(biāo)簽： FPGA 串行 編碼 信號(hào)設(shè)計(jì)
上傳時(shí)間： 2013-10-09
上傳用戶：小寶愛(ài)考拉
XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時(shí)間： 2013-11-06
上傳用戶：wentianyou
本文介紹了AT24C01系列二線制串行EEPROM的使用方法及串行EEPROM與單片機(jī)的軟件接口，簡(jiǎn)要說(shuō)明其在電機(jī)控制中保存控制參數(shù)的應(yīng)用
上傳時(shí)間： 2013-11-21
上傳用戶：lps11188
采用Xlinx公司的Virtex5系列FPGA設(shè)計(jì)了一個(gè)用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊,并解決了該模塊實(shí)現(xiàn)中的關(guān)鍵問(wèn)題.該交換模塊實(shí)現(xiàn)4X模式RapidIO協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,以及自定義光纖協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,實(shí)現(xiàn)了單字讀寫以及DMA操作,并提供高速穩(wěn)定的傳輸帶寬.
標(biāo)簽： FPGA 高速串行 模塊 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-10-19
上傳用戶：angle
通用陣列邏輯GAL實(shí)現(xiàn)基本門電路的設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康?1.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用； 2.掌握GAL器件的設(shè)計(jì)原則和一般格式； 3.學(xué)會(huì)使用VHDL語(yǔ)言進(jìn)行可編程邏輯器件的邏輯設(shè)計(jì)； 4.掌握通用陣列邏輯GAL的編程、下載、驗(yàn)證功能的全部過(guò)程。 二、實(shí)驗(yàn)原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構(gòu)成。GAL芯片必須借助GAL的開發(fā)軟件和硬件，對(duì)其編程寫入后，才能使GAL芯片具有預(yù)期的邏輯功能。GAL22V10有10個(gè)I/O口、12個(gè)輸入口、10個(gè)寄存器單元，最高頻率為超過(guò)100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術(shù)結(jié)合起來(lái)，在功能和結(jié)構(gòu)上與GAL22V10完全相同，并沿用了GAL22V10器件的標(biāo)準(zhǔn)28腳PLCC封裝。ispGAl22V10的傳輸時(shí)延低于7.5ns，系統(tǒng)速度高達(dá)100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個(gè)輸出單元平均能夠容納12個(gè)乘積項(xiàng)，最多的單元可達(dá)16個(gè)乘積項(xiàng)，因而更為適用大型狀態(tài)機(jī)、狀態(tài)控制及數(shù)據(jù)處理、通訊工程、測(cè)量?jī)x器等領(lǐng)域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外，采用ispGAL22V10來(lái)實(shí)現(xiàn)諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實(shí)現(xiàn)在系統(tǒng)編程，每片ispGAL22V10需要有四個(gè)在系統(tǒng)編程引腳，它們是串行數(shù)據(jù)輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時(shí)鐘(SCLK)。這四個(gè)ISP控制信號(hào)巧妙地利用28腳PLCC封裝GAL22V10的四個(gè)空腳，從而使得兩種器件的引腳相互兼容。在系統(tǒng)編程電源為+5V，無(wú)需外接編程高壓。每片ispGAL22V10可以保證一萬(wàn)次在系統(tǒng)編程。 ispGAL22V10的內(nèi)部結(jié)構(gòu)圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語(yǔ)言編寫的源程序，是不能直接對(duì)芯片編程下載的，必須經(jīng)過(guò)計(jì)算機(jī)軟件對(duì)其進(jìn)行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡(jiǎn)稱為JED文件)。通過(guò)相應(yīng)的軟件及編程電纜再將JED數(shù)據(jù)文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡(jiǎn)介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設(shè)計(jì)輸入可采用原理圖、硬件描述語(yǔ)言、混合輸入三種方式。能對(duì)所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。編譯器是此軟件的核心，能進(jìn)行邏輯優(yōu)化，將邏輯映射到器件中去，自動(dòng)完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經(jīng)由一個(gè)圖形用戶接口選擇I/O設(shè)置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發(fā)者一個(gè)簡(jiǎn)單而有力的工具。
上傳時(shí)間： 2013-11-17
上傳用戶：看到了沒(méi)有
PCB 布線原則連線精簡(jiǎn)原則連線要精簡(jiǎn)，盡可能短，盡量少拐彎，力求線條簡(jiǎn)單明了，特別是在高頻回路中，當(dāng)然為了達(dá)到阻抗匹配而需要進(jìn)行特殊延長(zhǎng)的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應(yīng)以自己所能承載的電流為基礎(chǔ)進(jìn)行設(shè)計(jì)，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導(dǎo)線的寬度和導(dǎo)線面積以及導(dǎo)電電流的關(guān)系（軍品標(biāo)準(zhǔn)），可以根據(jù)這個(gè)基本的關(guān)系對(duì)導(dǎo)線寬度進(jìn)行適當(dāng)?shù)目紤]。印制導(dǎo)線最大允許工作電流（導(dǎo)線厚50um，允許溫升10℃）導(dǎo)線寬度（Mil） 導(dǎo)線電流（A） 其中:K 為修正系數(shù)，一般覆銅線在內(nèi)層時(shí)取0.024，在外層時(shí)取0.048；T 為最大溫升，單位為℃;A 為覆銅線的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識(shí)點(diǎn)比較多，例如銅膜線的拐彎處應(yīng)為圓角或斜角（因?yàn)楦哳l時(shí)直角或者尖角的拐彎會(huì)影響電氣性能）雙面板兩面的導(dǎo)線應(yīng)互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。一、 通常一個(gè)電子系統(tǒng)中有各種不同的地線，如數(shù)字地、邏輯地、系統(tǒng)地、機(jī)殼地等，地線的設(shè)計(jì)原則如下：1、 正確的單點(diǎn)和多點(diǎn)接地在低頻電路中，信號(hào)的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHZ 時(shí)，如果采用一點(diǎn)接地，其地線的長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20，否則應(yīng)采用多點(diǎn)接地法。2、 數(shù)字地與模擬地分開若線路板上既有邏輯電路又有線性電路，應(yīng)盡量使它們分開。一般數(shù)字電路的抗干擾能力比較強(qiáng)，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應(yīng)該分開布局布線。3、 接地線應(yīng)盡量加粗若接地線用很細(xì)的線條，則接地電位會(huì)隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將地線加粗，使它能通過(guò)三倍于印制板上的允許電流。如有可能，接地線應(yīng)在2~3mm 以上。4、 接地線構(gòu)成閉環(huán)路只由數(shù)字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因?yàn)榄h(huán)形地線可以減小接地電阻，從而減小接地電位差。二、 配置退藕電容PCB 設(shè)計(jì)的常規(guī)做法之一是在印刷板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荩伺弘娙莸囊话闩渲迷瓌t是：?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會(huì)更好¡���?原原則上每個(gè)集成電路芯片都應(yīng)布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個(gè)個(gè)芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用鉭電容或聚碳酸醞電容）。���?對(duì)對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，ÈRA、¡ROM存存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容¡���?電電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線¡三¡過(guò)過(guò)孔設(shè)¼在高ËPCB設(shè)設(shè)計(jì)中，看似簡(jiǎn)單的過(guò)孔也往往會(huì)給電路的設(shè)計(jì)帶來(lái)很大的負(fù)面效應(yīng)，為了減小過(guò)孔的寄生效應(yīng)帶來(lái)的不利影響，在設(shè)計(jì)中可以盡量做到£���?從從成本和信號(hào)質(zhì)量?jī)煞矫鎭?lái)考慮，選擇合理尺寸的過(guò)孔大小。例如¶6- 10層層的內(nèi)存模¿PCB設(shè)設(shè)計(jì)來(lái)說(shuō)，選Ó10/20mi（（鉆¿焊焊盤）的過(guò)孔較好，對(duì)于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過(guò)孔。在目前技術(shù)條件下，很難使用更小尺寸的過(guò)孔了（當(dāng)孔的深度超過(guò)鉆孔直徑µ6倍倍時(shí)，就無(wú)法保證孔壁能均勻鍍銅）；對(duì)于電源或地線的過(guò)孔則可以考慮使用較大尺寸，以減小阻抗¡���?使使用較薄µPCB板板有利于減小過(guò)孔的兩種寄生參數(shù)¡���? PCB板板上的信號(hào)走線盡量不換層，即盡量不要使用不必要的過(guò)孔¡���?電電源和地的管腳要就近打過(guò)孔，過(guò)孔和管腳之間的引線越短越好¡���?在在信號(hào)換層的過(guò)孔附近放置一些接地的過(guò)孔，以便為信號(hào)提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過(guò)孔¡四¡降降低噪聲與電磁干擾的一些經(jīng)Ñ?能能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方¡?可可用串一個(gè)電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設(shè)設(shè)置電流阻尼¡?使使用滿足系統(tǒng)要求的最低頻率時(shí)鐘¡?時(shí)時(shí)鐘應(yīng)盡量靠近到用該時(shí)鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線盡量短¡?石石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線¡?時(shí)時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)ÀI/O線線和接插件¡?時(shí)時(shí)鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅(qū)驅(qū)動(dòng)電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對(duì)進(jìn)ÈPCB的的信號(hào)要加濾波，從高噪聲區(qū)來(lái)的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射¡? MCU無(wú)無(wú)用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線，以減小高頻信號(hào)對(duì)外的發(fā)射與耦合¡?印印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件呀距離再遠(yuǎn)一些¡?單單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘¡?對(duì)¶A/D類類器件，數(shù)字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關(guān)關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地，高速線要短要直¡?對(duì)對(duì)噪聲敏感的線不要與大電流，高速開關(guān)線并行¡?弱弱信號(hào)電路，低頻電路周圍不要形成電流環(huán)路¡?任任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小¡?每每個(gè)集成電路有一個(gè)去藕電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲(chǔ)能電容，使用管狀電容時(shí)，外殼要接地¡?對(duì)對(duì)干擾十分敏感的信號(hào)線要設(shè)置包地，可以有效地抑制串?dāng)_¡?信信號(hào)在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所有器件的標(biāo)稱延遲時(shí)間¡環(huán)境效應(yīng)原Ô要注意所應(yīng)用的環(huán)境，例如在一個(gè)振動(dòng)或者其他容易使板子變形的環(huán)境中采用過(guò)細(xì)的銅膜導(dǎo)線很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應(yīng)圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規(guī)范原則走線設(shè)計(jì)要考慮組裝是否方便，例如印制板上有大面積地線和電源線區(qū)時(shí)（面積超¹500平平方毫米），應(yīng)局部開窗口以方便腐蝕等。此外還要考慮組裝規(guī)范設(shè)計(jì)，例如元件的焊接點(diǎn)用焊盤來(lái)表示，這些焊盤（包括過(guò)孔）均會(huì)自動(dòng)不上阻焊油，但是如用填充塊當(dāng)表貼焊盤或用線段當(dāng)金手指插頭，而又不做特別處理，（在阻焊層畫出無(wú)阻焊油的區(qū)域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯(cuò)誤£SMD器器件的引腳與大面積覆銅連接時(shí)，要進(jìn)行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應(yīng)力集Ö而導(dǎo)致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過(guò)孔時(shí)，必須做一個(gè)孔蓋，以防止焊錫流出等。經(jīng)濟(jì)原則遵循該原則要求設(shè)計(jì)者要對(duì)加工，組裝的工藝有足夠的認(rèn)識(shí)和了解，例È5mil的的線做腐蝕要±8mil難難，所以價(jià)格要高，過(guò)孔越小越貴等熱效應(yīng)原則在印制板設(shè)計(jì)時(shí)可考慮用以下幾種方法：均勻分布熱負(fù)載、給零件裝散熱器，局部或全局強(qiáng)迫風(fēng)冷。從有利于散熱的角度出發(fā)，印制板最好是直立安裝，板與板的距離一般不應(yīng)小Ó2c，，而且器件在印制板上的排列方式應(yīng)遵循一定的規(guī)則£同一印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的器件（如小信號(hào)晶體管、小規(guī)模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發(fā)熱量大或耐熱性好的器件（如功率晶體管、大規(guī)模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時(shí)對(duì)其他器件溫度的影響。對(duì)溫度比較敏感的器件最好安置在溫度最低的區(qū)域（如設(shè)備的µ部），千萬(wàn)不要將它放在發(fā)熱器件的正上方，多個(gè)器件最好是在水平面上交錯(cuò)布局¡設(shè)備內(nèi)印制板的散熱主要依靠空氣流動(dòng)，所以在設(shè)計(jì)時(shí)要研究空氣流動(dòng)的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過(guò)降額使用，做等溫處理等方法也是熱設(shè)計(jì)中經(jīng)常使用的手段¡
上傳時(shí)間： 2015-01-02
上傳用戶：15070202241
•1-1 傳輸線方程式 •1-2 傳輸線問(wèn)題的時(shí)域分析 •1-3 正弦狀的行進(jìn)波 •1-4 傳輸線問(wèn)題的頻域分析 •1-5 駐波和駐波比 •1-6 Smith圖 •1-7 多段傳輸線問(wèn)題的解法 •1-8 傳輸線的阻抗匹配
上傳時(shí)間： 2013-10-21
上傳用戶：fhzm5658
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
