亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

半導(dǎo)體行業(yè)

  • Xilinx UltraScale:新一代架構滿足您的新一代架構需求(EN)

      中文版詳情瀏覽:http://www.elecfans.com/emb/fpga/20130715324029.html   Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture    The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications.   The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation.   Some of the UltraScale architecture breakthroughs include:   • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50%    • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability   • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization   • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard    • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets   • Greatly enhanced DSP and packet handling   The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.

    標簽: UltraScale Xilinx 架構

    上傳時間: 2013-11-13

    上傳用戶:瓦力瓦力hong

  • 基于Xilinx FPGA的多分辨率頻譜分析儀設計

      頻譜分析儀的主要工作原理   接收到的中頻模擬信號經過A/D轉換為14位的數字信 號,首先對數字信號進行數字下變頻(DDC),得到I路、Q路信號,然后根據控制信號對I路、Q路信號進行抽取濾波,使用CIC抽取濾波器完成,然后在分 別對I路、Q路信號分別進行低通濾波,濾波器采用FIR濾波器和半帶濾波器相結合的方式,然后對信號進行加窗、FFT(對頻譜進行分析時進行FFT運算, 對功率譜進行分析時不進行FFT運算)、I路和Q路平方求和、求平均。最后將輸出的數據送入到DSP中進行顯示與控制的后續處理。

    標簽: Xilinx FPGA 多分辨率 頻譜分析儀

    上傳時間: 2013-10-19

    上傳用戶:幾何公差

  • VHDL各種D觸發器程序

    了解各種D觸發器

    標簽: VHDL D觸發器 程序

    上傳時間: 2013-10-09

    上傳用戶:shawvi

  • Nexys3板卡培訓資料

      本資料是關于Nexys3板卡的培訓資料。Nexys 開發板是基于最新技術Spartan-6 FPGA的數字系統開發平臺。它擁有48M字節的外部存儲器(包括2個非易失性的相變存儲器),以及豐富的I/O器件和接口,可以適用于各式各樣的數字系統。 板上自帶AdeptTM高速USB2接口可以為開發板提供電源,也可以燒錄程序到FPGA,用戶數據的傳輸速率可以達到38M字節/秒。   Nexys3開發板可以通過添加一些低成本的外設Pmods (可以多達30幾個)和Vmods (最新型外設)來實現額外的功能,例如A/D和D/A轉換器,線路板,電機驅動裝置,和實現裝置等等。另外,Nexys3完全兼容所有的賽靈思工具,包括免費的WebPackTM,ChipscopeTM,EDKTM(嵌入式處理器設計套件),以及其他工具。 圖 Nexys3板卡介紹

    標簽: Nexys3 板卡 培訓資料

    上傳時間: 2013-10-09

    上傳用戶:thing20

  • 基于Altera 28nm FPGA的100-Gbit OTN復用轉發器解決方案

      100-Gb光傳送網(OTN)復用轉發器   a. 提供連續數據范圍在600 Mbps到14.1 Gbps之間的串行收發器,通過使用方便的部分重新配置功能支持多標準客戶側接口;   b. 44個獨立發送時鐘域,提高了時鐘靈活性;   c. 收發器集成電信號散射補償(EDC)功能,可直接驅動光模塊(SFP+、SFP、QSFP、CFP);   d. 支持下一代光接口的28-Gbps收發器;   e. 替代外部壓控晶體振蕩器(VCXO)的高級fPLL。

    標簽: Altera FPGA Gbit 100

    上傳時間: 2013-11-19

    上傳用戶:zhyiroy

  • 基于FPGA的34位串行編碼信號設計與實現

        為實現某專用接口裝置的接口功能檢測,文中詳細地介紹了一種34位串行碼的編碼方式,并基于FPGA芯片設計了該類型編碼的接收、發送電路。重點分析了電路各模塊的設計思路。電路采用SOPC模塊作為中心控制器,設計簡潔、可靠。試驗表明:該設計系統運行正常、穩定。

    標簽: FPGA 串行 編碼 信號設計

    上傳時間: 2013-11-12

    上傳用戶:xiaowei314

  • XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

    XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    標簽: XAPP FPGA Bank 520

    上傳時間: 2013-11-19

    上傳用戶:yyyyyyyyyy

  • 基于FPGA實現的高速串行交換模塊實現方法研究

    采用Xlinx公司的Virtex5系列FPGA設計了一個用于多種高速串行協議的數據交換模塊,并解決了該模塊實現中的關鍵問題.該交換模塊實現4X模式RapidIO協議與4X模式PCI Express協議之間的數據交換,以及自定義光纖協議與4X模式PCI Express協議之間的數據交換,實現了單字讀寫以及DMA操作,并提供高速穩定的傳輸帶寬.

    標簽: FPGA 高速串行 模塊 實現方法

    上傳時間: 2013-10-12

    上傳用戶:rnsfing

  • 基于TLK2711的高速串行全雙工通信協議研究

    針對實時型相機對系統小型化、通用化及數據高速率可靠傳輸的需求,文中在研究高速串行器/解串器(SerDes)器件TLK2711工作原理的基礎上,提出了高速串行全雙工通信協議總體設計方案。文章以TLK2711為物理層、FPGA為鏈路層設計了高速串行全雙工通信協議,對協議的實現進行了詳細的描述。協議的在定制中力求做到了最簡化,為上層用戶提供簡單的數據接口。試驗中通過兩塊電路板的聯調,完成了數據率為2.5Gbps的點對點高速傳輸,采用發送偽隨機碼測試,系統工作2小時,所測誤碼率小于10-12。

    標簽: 2711 TLK 高速串行 全雙工

    上傳時間: 2014-12-28

    上傳用戶:wff

  • 基于Modbus協議的串行通信的應用

    針對目前工控領域,現場數據采集分散管理的不足,該文采用了Modbus RTU通信協議和串口通信技術,設計了主從式通信的采集系統,實現對各個現場的遠程集中監控,即集散控制系統。詳細闡述了在C#環境下基于Modbus RTU通信協議的上位機和DAM-3504系列三相多功能電量采集模塊經過GPRS網絡的主從式串行通信的實現。經過現場測試驗證,表明該方案運行穩定,操作簡便,能夠對采集的數據進行實時顯示,解決了對現場的統一監控和分布式管理的問題,為工業控制現場提供了一套可行性方案。

    標簽: Modbus 協議 串行通信

    上傳時間: 2013-10-29

    上傳用戶:88mao

主站蜘蛛池模板: 福海县| 黄大仙区| 尉犁县| 海城市| 固阳县| 惠州市| 洪泽县| 佳木斯市| 宿州市| 寻甸| 六枝特区| 宜章县| 绥滨县| 闽侯县| 安吉县| 社会| 常宁市| 马边| 吉林省| 班戈县| 江口县| 尉犁县| 正安县| 宜阳县| 辽阳县| 南阳市| 吉林市| 甘德县| 沾化县| 海伦市| 上高县| 安图县| 汕头市| 汾阳市| 渑池县| 会同县| 武义县| 弋阳县| 蕲春县| 永登县| 昭苏县|