免费在线国产视频,国产精品视频专区,欧美激情网站

半導(dǎo)體分立器件

GAL器件的開發(fā)與應(yīng)用.rar

GAL器件的開發(fā)與應(yīng)用.rar GAL器件的開發(fā)與應(yīng)用.rar

標簽： GAL 器件

上傳時間： 2013-07-14

上傳用戶：feichengweoayauya
基于FPGA的通用加擾算法（CSA）的設(shè)計和實現(xiàn).rar

隨著數(shù)字視頻廣播的發(fā)展，觀眾將會面對越來越多綜合或?qū)ｉT頻道的選擇，欣賞到更高品質(zhì)，更多服務(wù)的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購買，制作而承受更高的成本，單純的廣告收入已經(jīng)不夠。要求對用戶收取一定的收視費用，而另一方面，調(diào)查也顯示用戶是愿意預(yù)付一定費用以獲得更好服務(wù)的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務(wù)實施接入控制，決定一個數(shù)字接受設(shè)備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術(shù)要求既能使用戶自由選擇收看節(jié)目又能保護廣播業(yè)者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中，CA系統(tǒng)無疑將成為發(fā)展新服務(wù)的必需條件。但是在不同的運營商可能會使用不同的CA系統(tǒng)，在不同的CA系統(tǒng)之間進行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設(shè)備中應(yīng)集成相應(yīng)的解擾模塊。在我國國家標準--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。首先本文簡要介紹CA系統(tǒng)的目的和組成，F(xiàn)PGA的結(jié)構(gòu)和原理，優(yōu)勢。然后介紹了利用FPGA來實現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結(jié)構(gòu)，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構(gòu)建，硬件實現(xiàn)等。然后對以上各個部分做詳細的闡述。同時為了指導(dǎo)FPGA設(shè)計，給出了FPGA的結(jié)構(gòu)和原理與FPGA設(shè)計的基本原則、設(shè)計的基本技巧、設(shè)計的基本流程；最后給出了該加擾系統(tǒng)的測試與驗證方法以及驗證和測試結(jié)果。

標簽： FPGA CSA 算法

上傳時間： 2013-06-22

上傳用戶：chongchong2016
FPGA在電機控制器中的應(yīng)用研究

隨著國民經(jīng)濟的飛速發(fā)展，傳統(tǒng)的電機已無法滿足當前工程的要求，其作用也由過去簡單的起停控制、提供動力上升到要求對其速度、位置、轉(zhuǎn)矩等進行精確的控制，并能實現(xiàn)快速加速、減速、反轉(zhuǎn)以及準確停止等，使被驅(qū)動的機械運動符合于集的要求。在集成電路、現(xiàn)代電子技術(shù)及控制理論飛速發(fā)展的今天，電機控制技術(shù)也得到了飛快的發(fā)展，電機控制器也由模擬分立元件構(gòu)成的電路向數(shù)模混合、全數(shù)字方向發(fā)展。本論文主要研究了FPGA芯片在電機控制器中的應(yīng)用。論文首先對無刷直流電機系統(tǒng)進行了綜合性論述。對系統(tǒng)的組成、及系統(tǒng)中主要部分：如位置傳感器、逆變器和功率器件、供電直流電源進行了較詳細的說明；并且提出了與本研究相關(guān)的控制機理和實施方案。其次，論文對FPGA芯片的特點及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進行了較詳細的論述；同時對超高速集成電路硬件描述語言(VHDL)的特點和應(yīng)用進行了研究；并提出了應(yīng)用FPGA芯片對電機速度進行控制的系統(tǒng)構(gòu)成及工作原理。論文還對FPGA芯片與DSP芯片共同完成電機控制的方案進行了論述，利用ALTERA公司的FPGA芯片完成了電機控制器的設(shè)計、制造和調(diào)試，并在此基礎(chǔ)上分析研究了利用此控制器對無刷直流電機進行調(diào)速控制的方法；兩種控制器共同工作，組合方便、功能強大，適合在高精度、高效、寬變速控制的應(yīng)用場合下，可對電機實現(xiàn)精度更高、策略更復(fù)雜的控制。論文最后還對在具體產(chǎn)品中的應(yīng)用效果及行了簡單分析。

標簽： FPGA 電機控制器中的應(yīng)用

上傳時間： 2013-08-04

上傳用戶：小鵬
基于FPGA的頻率特性測試儀的研制

頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應(yīng)用于無線電、電視、雷達及通信等領(lǐng)域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個模塊構(gòu)成，電路復(fù)雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設(shè)計的方法，針對可編程邏輯器件的特點，對硬件實現(xiàn)方法進行了探索。本文對三大關(guān)鍵技術(shù)進行了深入研究：第一，由掃頻信號發(fā)生器的設(shè)計出發(fā)，對直接數(shù)字頻率合成技術(shù)(DDS)進行了系統(tǒng)的理論研究，并改進了ROM壓縮方法，在提高壓縮比的同時，改進了DDS系統(tǒng)的雜散度，并且利用該方法實現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號發(fā)生器。第二，為了提高系統(tǒng)時鐘的工作頻率，對流水線算法進行了深入的研究，并針對累加器的特點，進行了一系列的改進，使系統(tǒng)能在100MHz的頻率下正常工作。第三，從系統(tǒng)頻率特性測試的理論出發(fā)，研究如何在FPGA中提高多位數(shù)學(xué)運算的速度，從而提出了一種實現(xiàn)多位BCD碼除法運算的方法—高速串行BCD碼除法；隨后，又將流水線技術(shù)應(yīng)用于該算法，對該方法進行改進，完成了基于流水線技術(shù)的BCD碼除法運算的設(shè)計，并用此方法實現(xiàn)了頻率特性的測試。在研究以上理論方法的基礎(chǔ)上，以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實現(xiàn)載體，提出了基于單片機和FPGA體系結(jié)構(gòu)的集成化設(shè)計方案；以VerilogHDL為設(shè)計語言，實現(xiàn)了頻率特性測試儀主要部分的設(shè)計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務(wù)，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。本文首先對相關(guān)的概念理論進行了介紹，包括DDS原理、流水線技術(shù)等，進而提出了系統(tǒng)的總體設(shè)計方案，包括設(shè)計工具、語言和實現(xiàn)載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細地闡述了兩個主要模塊的設(shè)計，并給出了實現(xiàn)方式。

標簽： FPGA 頻率特性測試儀的研制

上傳時間： 2013-06-08

上傳用戶：xiangwuy
嵌入式USB總線器件端處理器的FPGA實現(xiàn)研究

　　本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級實現(xiàn)及FPGA原型驗證、和ASIC實現(xiàn)研究，包括從模型建立、算法仿真、各個模塊的RTL級設(shè)計及仿真、FPGA的下載測試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz，等效門面積不超過1萬門，完全可應(yīng)用于SOC設(shè)計中。　　本文重點對嵌入式USB器件端處理器的FPGA實現(xiàn)作了研究。為了準確測試本處理器的運行情況，本文應(yīng)用串口傳遞測試數(shù)據(jù)入FPGA開發(fā)板，測試模塊讀入測試數(shù)據(jù)，發(fā)送入PC機的主機端。通過NI-VISA充當軟件端，檢驗測試數(shù)據(jù)的正確。　　　　

標簽： FPGA USB 嵌入式器件

上傳時間： 2013-07-24

上傳用戶：1079836864
基于FPGA的逆變器控制芯片研究

逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)模混合電路過渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設(shè)計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現(xiàn)技術(shù)的研究越來越受到關(guān)注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現(xiàn)技術(shù)，依次對專用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設(shè)計及優(yōu)化，流水線操作和并行化，芯片運行穩(wěn)定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時間和離散時間的數(shù)學(xué)模型，以及基于極點配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設(shè)計過程，同時給出了仿真結(jié)果，仿真表明此系統(tǒng)具有很好的動、靜態(tài)性能，并且具有自動限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應(yīng)用目標的基礎(chǔ)上，制定了FPGA目標器件的選擇原則和芯片的技術(shù)規(guī)格，完成了器件選型及相關(guān)的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復(fù)雜FPGA設(shè)計的設(shè)計方法學(xué)，詳細介紹了基于FPGA的ASIC設(shè)計流程，概要介紹了僅使用QuartusII的開發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開發(fā)流程。在此基礎(chǔ)上，進行了芯片系統(tǒng)功能劃分，針對：DDS標準正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產(chǎn)生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設(shè)計。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型，以此為基礎(chǔ)，設(shè)計了一種應(yīng)用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線操作”等設(shè)計優(yōu)化問題，并針對逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結(jié)構(gòu)，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復(fù)雜，不利于直接采用流水線技術(shù)進行設(shè)計的特點，提出一種全新的“分層多級流水線”設(shè)計技術(shù)，有效地解決了復(fù)雜控制系統(tǒng)的流水線優(yōu)化設(shè)計問題。本文最后對芯片運行穩(wěn)定性等問題進行了初步研究。指出了設(shè)計中的“競爭冒險”和飽受困擾之苦的“亞穩(wěn)態(tài)”問題，分析了產(chǎn)生機理，并給出了常用的解決措施。

標簽： FPGA 逆變器控制芯片

上傳時間： 2013-05-28

上傳用戶：ice_qi
基于ARM和PEBB的單相橋式電壓逆變器研究

隨著電力電子技術(shù)的發(fā)展，模塊化程度低、缺乏靈活性、設(shè)計復(fù)雜、標準化程度低等因素日益成為制約其發(fā)展的瓶頸。而電力電子結(jié)構(gòu)塊（PEBB）正是為解決以上問題而提出的方法。因此研究利用PEBB來組建功率變換器具有一定的優(yōu)勢和重要的意義。本文將電子技術(shù)和計算機技術(shù)等領(lǐng)域先進的、成熟的集成相關(guān)的技術(shù)應(yīng)用于電力電子系統(tǒng)集成中，對電力電子系統(tǒng)集成中的操作系統(tǒng)、分布式控制技術(shù)和通信技術(shù)進行了研究。將電力電子系統(tǒng)進行結(jié)構(gòu)劃分，分為PEBB功率部分和通用控制部分。對于功率部分，采用分立元件設(shè)計了一個半橋PEBB，包括主電路、保護電路、驅(qū)動電路、吸收電路和濾波電路等。在分析和對比了各種通信接口后選擇具有“即插即用”功能的通用串行接口（USB）做為PEBB的數(shù)字通信接口。對于通用控制部分，選用具有高性價比的ARM7芯片S3C44B0X做為核心處理單元，輔以相應(yīng)的外圍電路。采用USB主機控制芯片使其具有類似USB主機的功能，實現(xiàn)與PEBB的通信和方便“即插即用”的管理。在軟件設(shè)計上引入實時操作系統(tǒng)UC/OS-Ⅱ，采用多任務(wù)系統(tǒng)的形式，滿足電力電子操作系統(tǒng)實時性的要求。然后，用兩個半橋PEBB和一個通用控制器組成了一個單相全橋電壓逆變器，分析和解決PEBB之間的同步等問題。最后給出并分析了實驗結(jié)果。通過上述工作，驗證了PEBB對解決當前電力電子技術(shù)系統(tǒng)集成問題的可行性，為后續(xù)研究打下基礎(chǔ)。

標簽： PEBB ARM 單相橋式電壓

上傳時間： 2013-07-12

上傳用戶：weddps
easy，51pro，3.0編程器在2.0的基礎(chǔ)上增加了更多的芯片器件

easy，51pro，3.0編程器在2.0的基礎(chǔ)上增加了更多的芯片器件

標簽： easy 3.0 2.0 pro

上傳時間： 2013-07-25

上傳用戶：qazwsc
I2C總線器件的C51讀寫程序

I2C總線規(guī)范與I2C器件C51讀寫程序本文簡要介紹了I2C總線，并給出了I2C器件的C51讀寫程序，極大的方便了大家對I2C總線的學(xué)習(xí)和設(shè)計應(yīng)用。程序設(shè)計采用模塊化設(shè)計，方便

標簽： I2C C51 總線器件

上傳時間： 2013-06-22

上傳用戶：763274289
基于FPGA的π4-DQPSK全數(shù)字中頻發(fā)射機和接收機的實現(xiàn)

本文以電子不停車收費系統(tǒng)課題為背景，設(shè)計并實現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機和接收機。π/4-DQPSK廣泛應(yīng)用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實現(xiàn)無線功能的軟件無線電技術(shù)在理論和實用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實現(xiàn)，即實現(xiàn)了中頻發(fā)射機和接收機一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。本文首先根據(jù)指標要求對數(shù)字收發(fā)機方案進行設(shè)計，確定了適合不停車收費系統(tǒng)的全數(shù)字發(fā)射機和接收機的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機和接收機的理論，設(shè)計并實現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結(jié)果和測試結(jié)果分析。

標簽： DQPSK FPGA 全數(shù)字中頻

上傳時間： 2013-07-18

上傳用戶：saharawalker