隨著電子技術的不斷發展，各種智能核儀器逐步走向自動化、智能化、數字化和便攜式的方向發展。針對傳統的多道脈沖幅度分析器體積大，人機交互不友好，不方便現場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續出現填補了這一缺點。 隨著電子技術的發展，以ARM為核的處理器技術的應用領域不斷擴大，相比較單片機而言，它的主頻高、運算速度快，可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時，由于以ARM為核的處理器具有豐富的外設資源，這樣就簡化了外設電路及芯片的使用，降低了功耗并增強了產品的信賴性。另外，ARM芯片可以方便的移植操作系統，為多道脈沖幅度分析器多任務的管理和并行的處理，甚至硬實時功能的實現提供了前提。而且在ARM平臺使用嵌入式linux操作系統使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發展趨勢。智能化要求系統的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外，還需要軟件命令的執行者即硬件控制電路來實現相應的控制邏輯，兩者的結合才能真正的實現智能化。小型化要求系統的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時必須保持系統的智能化，即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實現，如閾值設定、自動穩譜以及多道數據采集，在節省了元件的數目和電路板的尺寸的同時仍能保持系統的智能化程度。 Linux內核精簡而高效，可修改性強，支持多種體系結構的處理器等，使得它是一個非常適合于嵌入式開發和應用的操作系統。嵌入式Linux可以運行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結構。目前在世界范圍內，ARM體系結構的SOC逐漸占領32位嵌入式微處理器市場，ARM處理器及技術的應用幾乎已經深入到各個領域，例如：工業控制，無線通訊，網絡，消費類電子，成像等。 本課題采用三星公司生產的ARM(Advanced RISC Machines，先進精簡指令集機器)芯片S3C2410A設計并研制了一種便攜式的核數據采集系統設計方案。利用ARM芯片豐富的外設資源對傳統的多道脈沖幅度分析器進行改進和簡化。系統由前端探測器系統，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網絡傳輸模塊等多個模塊組成。本設計基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統來進行任務的調度和處理等。 電路板核心板部分設計采用6層PCB板結構，這樣增加了系統可靠性，提高了電磁兼容的穩定性。數據采集系統是多道脈沖幅度分析器的核心，A/D轉換直接使用了S3C2410內置的ADC(Analog to Digital Converter,模數轉換器)，在2.5 MHz的轉換時鐘下最大轉換速度500 KSPS(Kilo-Samples per second,千采樣點每秒)，滿足了系統最低轉換時間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數碼卡)卡存儲容量大、攜帶方便、成本低等優點，所以設計中采用其作為外部的數據存儲設備,其驅動部分采用SD卡軟件包，為開發帶來了方便。本設計采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機交互的顯示部分，并且通過Qt/Embedded為系統提供圖形用戶界面的應用框架和窗口系統。其中包括了波形顯示部分和用戶菜單設置部分，這樣方便了用戶操作。系統的數據存取方面是基于SQLite嵌入式小型數據庫而進行的。為了方便數據向上位機的傳輸，系統設計中采用XML(Extensible Markup Language，可擴展標記語言)格式來組織傳輸的數據，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協議的Linux下Socket套接字編程，來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數據傳輸。
上傳時間： 2013-04-24
上傳用戶：tzl1975
目前，許多高校在機房管理上使用了IC 卡，其中少數機房是使用接觸式IC卡，眾所周知，接觸式IC 卡在可靠性、易用性、安全性、高抗干擾性和工作距離方面不及非接觸式IC 卡，因此很多接觸式IC 卡基本已被非接觸式IC 卡取代。 經過調研發現，使用IC 卡的機房管理系統的基本工作方式是每個機房中配置了1個IC 卡讀寫終端和1 臺監控機。IC 卡讀卡終端只是一個普通的讀卡器，只負責讀取卡內信息，并通過串口等通信方式將IC 卡信息傳輸給監控機，讀卡終端本身沒有信息存儲功能，實際的計費管理完全是通過監控計算機控制，監控計算機向中心服務器端定時或實時傳輸刷卡信息。由于整個系統要占用一臺微機，而且中間的信息傳遞、計費環節都要由它來完成，不僅浪費資源，而且也增加了安全隱患。在這種工作模式下，會出現一些問題和漏洞： 1) 可靠性不高由于讀卡設備與監控計算機之間的信息傳輸只是暫時保存在監控計算機中，如果監控計算機遭到病毒襲擊或者出現硬件故障，將出現無法挽回的后果。而且由于學生信息都保存在監控計算機中，因此存在著人為偽造、篡改和徇私舞弊行為的極大可能。 2) IC卡的特點未完全體現IC卡除了能標識身份外，還有電子錢包功能，能對其進行充值和扣款，但是上述方法基本上IC卡只用做標識身份，實際的每次扣款，都是由監控計算機和中心服務器來完成，基本與讀卡設備無關。 3) 不方便學生上機和收費管理學生每次上機刷卡，都要由監控計算機連接中心服務器端，由中心服務器端讀出學生信息，進行核對，而且對學生的扣款需要額外的計算機軟件來進行計時和計費處理，顯得比較繁瑣。 鑒于以上問題，為提高機房管理效率，降低工作強度，并及時處理機房發生的故障，采用機房計費管理系統勢在必行。如果能在讀卡終端設備中完成計費的大部分功能，并且增加存儲功能，這樣就可以減少監控計算機的負擔，甚至讀卡終端設備可以直接與中心服務器通信，不僅能增加系統的可靠性和安全性而且還充分利用了IC 卡的功能，還降低了財務統計和計算帶來的麻煩。 目前已經應用于機房管理的解決方案主要有3種方式，即:軟硬件結合控制方式、帳號方式和門禁方式。鑒于設計要求，并且考慮到安全、可靠、簡單等因素，如果在軟硬件結合控制方式中，把更多的任務交由讀卡終端，比如由讀卡終端來存儲數據、計費管理，同時如果讀卡終端能實現TCP/IP 通信，那么監控計算機的任務就大大降低，甚至可以由讀卡終端直接與中心服務器通信。就減少了一些不必要的麻煩和安全風險。本論文的設計就是基于這一點來進行的。 本系統要求數據傳輸穩定可靠，實時性要好，另外考慮到性價比等因素，綜合考慮選擇將μC/OS-II 操作系統移植到ARM7 上作為開發平臺。在此平臺基礎上，考慮到TCP/IP協議棧的實現與要采用的硬件的性能以及實現的成本有關。從解決這一技術問題出發，結合本論文研究的應用對象，決定使用嵌入式操作系統，此種方案可以描述為嵌入式TCP/IP協議棧＋嵌入式操作系統＋微控制器。 本文介紹了一種基于ARM7的IC 卡機房管理終端的設計方案。該系統在ARM7的基礎上實現了μC/OS-Ⅱ操作系統的移植和TCP/IP協議棧的嵌入，能夠正確讀寫IC 卡信息，增加了SD 卡存儲功能，完成計費操作，實現液晶顯示功能，能夠通過以太網或串口直接與服務器通信。 本文詳細介紹了整個機房管理系統終端的硬軟件設計，給出了嵌入式操作系統μC/OS-Ⅱ在ARM7 處理器上的詳細移植過程，介紹了一種TCP/IP協議棧和基于套接字的編程方法，同時也提供了一種多卡操作的防沖突機制。 同目前大多數機房管理系統相比，該系統有如下特點： 1) 由于使用了嵌入式操作系統μC/OS-Ⅱ，提高了系統的實時性和反應時間，任務管理和調度更加方便有效。 2) 由讀卡終端來進行計費操作，降低了服務器端的工作壓力，同時降低了安全風險。 3) 增加了數據存儲功能，提高了系統的可靠性，有利于數據的查詢和故障的恢復。 4) 增加了對無效卡、注銷卡和欠費卡的判斷與處理，對惡意操作或者有意或者無意的逃費操作采取了積極有效的措施。 5) 以太網通信克服了以往串口通信的傳輸距離短、傳輸速率慢等缺點，使得通信更加方便、高效，并且可以進行遠距離傳輸和控制。
上傳時間： 2013-07-09
上傳用戶：淺言微笑
進入二十一世紀以來，隨著我國經濟、社會、文化各方面快速發展，人民生活節奏日益加快，遠程互動交流要求不斷提高。網絡化生活方式真正進入到平常百姓家。為適應社會的持續高速發展，必須廣泛開發應用網絡化、信息化的工作生活產品，滿足社會市場需求。本課題就是面向當前網絡迅速普及形勢下的家庭遠程監控市場，采用高集成度、微功耗、低成本的設計思路，構建實時性、網絡化、數字化嵌入式家用遠程監控系統，以適應普通家庭遠程安全維護需求，提高中低收入群體的生活質量和生活安全性。 嵌入式網絡視頻監控系統是建立在ARM9和WindowsCE平臺上的一套完整視頻處理傳輸系統。它主要由S3C2410嵌入式硬件平臺、WindowsCE5．0嵌入式操作系統、攝像頭驅動采集模塊、網絡收發模塊和編解碼模塊五大部分組成。本文首先對嵌入式網絡監控系統進行了總體設計，根據成本和市場需求，完成功能元件和軟件平臺選型。在硬件選擇上使用了市場上得到廣泛認可的S3C2410、CS8900A網絡控制器、SDRAM、NANDFASH存儲器、攝像頭芯片，即滿足功能需求又控制成本，同時保證相互兼容和工作穩定性；軟件平臺選擇兼顧市場認同度和軟件兼容性，同時考慮到開發的復雜程度，選擇了同屬微軟旗下、類似WindowsXP的WindowsCE軟件環境。這樣主要軟件開發工作便可以使用WindowsXP下的開發工具完成。這一選擇符合市場主流用戶對微軟的認同，也節約了學習和建立Linux交叉編譯環境的精力和時間。 硬件平臺搭建后使用ADS1．2進行調試，操作系統使用PlatformBuilder進行定制，驅動、采集、編碼及發送模塊在EVC4．0下開發，接收、解碼和顯示模塊用VC++6．0開發。為保證軟硬件兼容性，軟件調試很少使用Emulator虛擬機，而使用JTAG、串口、USB口、交叉線建立硬件連接后進行實機調試。針對本課題主要軟件模塊WindowsXP下開發、WindowsCE下調試的情況，由于兩操作系統不能直接兼容，需建立平臺間同步和交互。實驗中使用了MSASYNC．exe等外圍軟件以及VGA控制器、USB擴展等外圍硬件模塊以實現快速實驗，由此也造成實驗設備和過程比最終產品復雜很多的情況。最終產品將把軟硬件環境剪裁到滿足功能的最小規模，僅預留排線接口用于升級，以實現低成本、微功耗、高集成度的設計要求。 系統的軟硬件測試表明：該系統安裝使用方便，運行穩定可靠，普通網絡情況下可提供家用實時性，達到了預期設計目的和要求。為下一步的改進和完善建立起基礎平臺，并提供了主要功能。
上傳時間： 2013-07-08
上傳用戶：夜月十二橋
隨著計算機網絡的廣泛應用以及嵌入式技術、圖像技術的不斷進步，視頻監控領域進入了一個快速發展的時期。基于嵌入式技術的視頻監控技術作為一種先進的、廉價的視頻監控技術，為視頻監控設備的開發提供了一種全新解決方案。近年來，采用無線網絡技術的視頻監控系統由于其更低廉的價格、更靈活的部署方式受到廣大視頻監控用戶的青睞，逐漸成為視頻監控技術的發展方向之一。 運動目標檢測算法是一種在視頻圖像檢測中經常使用的算法，主要用來發現視頻中的運動物體。在視頻監控系統中引入運動目標檢測算法可使監控系統具備簡單的智能功能，即在有運動物體進入監控區域時才傳輸視頻并錄像。常用的運動目標檢測算法包括幀間差分法和背景差法等。 論文在融合嵌入式技術、運動目標檢測技術的基礎上，結合視頻監控系統在室內及小型辦公場所應用的實際需求，提出了一種基于嵌入式技術的無線智能視頻監控系統解決方案。該方案的視頻監控端采用三星公司基于ARM體系結構的芯片S3C2440A作為處理器，在使用該處理器的硬件板上構建了嵌入式Linux操作系統作為應用程序開發的平臺。在視頻監控系統的視頻監控端應用程序開發中，論文分析了幀間差分法和背景差法的優缺點，并在此基礎上實現了兩種算法的融合，完成了在視頻采集的同時實現對運動物體的檢測。系統的PC視頻接收端應用程序使用C＃語言編寫，程序開發中使用了網絡編程技術，在Windows操作系統下實現了視頻接收、錄像及錄像播放功能。 實驗結果表明，論文設計圓滿地完成了功能要求，對基于嵌入式平臺的監控系統設計具有很大的參考價值。
上傳時間： 2013-06-11
上傳用戶：asdkin
心血管系統疾病是現今世界上發病率和死亡率最高的疾病之一。T波交替(T-wavealtemans,TWA)作為一種非穩態的心電變異性現象，是指心電T波段振幅、形態甚至極性逐拍交替變化。大量研究表明，TWA與室性心律失常、心臟性猝死等有直接密切的關系，已成為一種無創獨立性預測指標。隨著數字信號處理技術和計算機技術的迅速發展，微伏級的TWA已經可以被檢出，并且精度越來越高。本文以T波交替檢測為中心，基于ARM給出了T波交替檢測技術原理性樣機的硬件及軟件，實現實時監護的目的。 在TWA檢測研究中，需要對心電信號進行預處理，即信號去噪和特征點檢測。小波分析以其多分辨率的特性和表征時頻兩域信號局部特征的能力成為我們選取的心電信號自動分析手段。文中采用小波變換將原始心電信號分解為不同頻段的細節信號，根據三種主要噪聲的不同能量分布，采用自適應閾值和軟硬閾值折衷處理策略用閾值濾波方法對原始信號進行去噪處理：同時基于心電信號的特征點R峰對應于Mexican-hat小波變換的極值點，因此我們使用Mexican-hat小波檢測R峰，通過附加檢測方案確保了位置的準確性，并根據需要提出了T波矩陣提取方法。 隨后文章介紹了T波交替的產生機理及研究進展，分別從臨床應用和檢測方法上展現了目前TWA的發展進程，并利用了譜分析法、相關分析法和移動平均修正算法分別從時域和頻域對一些樣本數據進行T波交替檢測。在檢測中譜分析法抗噪能力較強，但作為一種頻域檢測方法，無法檢測非穩態TWA信號，而相關分析法受呼吸、噪聲影響較大，數據要求較高，因此可以在譜分析檢測為陽性TWA基礎上，再對信號進行相關分析，從而克服自身算法缺陷，確定交替幅度和時間段。最后對影響檢測結果的因素進行討論研究，從而降低檢測誤差。 文章還設計了T波交替檢測技術原理性樣機的關鍵部分電路和軟件框架。硬件部分圍繞ARM核的Samsung S3C44BOX為核心，設計了該樣機的關鍵電路，包括采集模塊、數據處理模塊(外部存儲電路、通信接口電路等)。其中在采集模塊中針對心電信號是微弱信號并且干擾大的特點，采用了具有高共模抑制比和高輸入阻抗的分級放大電路，有效的提取了信號分量：A/D轉換電路保證了信號量化的高精度。利用USB接口芯片和刪內部異步串行通訊實現系統與外界聯系。系統軟件中首先介紹了系統的軟件開發環境，然后給出了心電信號分析及處理程序設計流程圖及實現，使它們共同完成系統的軟件監護功能。
上傳時間： 2013-07-27
上傳用戶：familiarsmile
隨著現代計算機技術和互聯網技術的飛速發展，嵌入式系統成為了當前信息行業最熱門的焦點之一。ARM以其高性能低功耗的特點成為目前主流的32位嵌入式處理器而在數碼產品中廣泛使用，隨著數碼相機的普及，數碼相框產品得到推廣，數碼相框通過一個液晶的屏幕顯示數碼照片而非紙質照片，數碼相框比普通相框更靈活多變，也給現在日益使用的數碼相片一個新的展示空間。在嵌入式操作系統方面，uC/OS—Ⅱ憑借其小內核、多任務、豐富的系統服務、容易使用以及源碼公開等特點被嵌入式系統開發者廣泛用在各種嵌入式設備開發中。uC/FS嵌入式文件系統由于穩定性，可移植性以及與uC/OS—Ⅱ內核的相兼容被廣泛用在基于uC/OS—Ⅱ的嵌入式系統開發中。NAND Flash存儲器由于其大容量數據存儲、高速存取速度、易于擦除和重寫、功耗小等特點被廣泛應用于便攜式電子設備的數據存儲、嵌入式系統的程序存儲載體中。 本論文的硬件工作平臺是艾科公司研發的數碼相框芯片方案ARK1600，該平臺集成了嵌入式系統設計所需的相關硬件模塊。本論文的主要設計目標是在該平臺上實現NAND Flash存儲設備驅動的系統級方案，即在ARK1600平臺上通過構建uC/OS—Ⅱ操作系統以及uC/FS文件系統來實現NAND Flash設備驅動掛接。本論文是在Windows環境下通過ARM ADS實現代碼的編譯，通過Multi—ICE進行前期調試以及USB—Debug進行后期的系統整合調試。 本論文的主要研究工作具體涉及以下三個的方面：首先研究了ARM相關構架以及uC/OS—Ⅱ操作系統的特點，并在此基礎上移植uC/OS—Ⅱ操作系統到ARK1600平臺，分析ARK1600硬件體系結構的基礎上詳細分析了BootLoader的相關概念，并重點闡述了NAND BootLoader程序設計與實現過程；其次在文件系統方面，本論文成功移植uC/FS嵌入式文件系統到ARK1600平臺，在移植的過程中采用了動態文件緩沖區算法提高了該文件系統的數據傳輸效率；最后重點討論了NAND Flash驅動在ARK1600的實現，主要分析了NAND Flash的數據存儲結構，并從物理層，邏輯層和文件系統接口層三個方面具體分析了NAND Flash驅動程序的實現，并在NAND Flash邏輯層驅動實現時通過采用壞塊處理表算法實現了NAND的磨損均衡問題。
上傳時間： 2013-07-31
上傳用戶：xcy122677
本文以Turbo碼譯碼器的FPGA實現為目標，對Turbo碼的迭代譯碼算法及用硬件語言實現其譯碼算法進行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究，并用C語言對其MAP譯碼算法進行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數也用C程序做了仿真對比。 最后，考慮到硬件實現的簡化，MAX-Log-MAP算法成為了本文的硬件實現方案。本文采用了模塊化設計，在對各個模塊進行設計的基礎上提出了一些改進的方案，對Turbo碼編碼器設計中的同步問題進行了改進，對分塊并行Turbo碼譯碼算法的硬件實現進行了研究。在設計中綜合運用了“自頂向下”和“自下而上”的設計方去，通過功能模塊分割，合理設置系統參數，并通過模塊之間的參數傳遞，使Turbo碼編譯碼器具有較好的靈活性。
上傳時間： 2013-04-24
上傳用戶：wengtianzhu
本文以電子不停車收費系統課題為背景，設計并實現了基于FPGA的π/4-DOPSK全數字中頻發射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現場可編程門陣列(FPGA)器件在芯片邏輯規模和處理速度等方面性能的迅速提高，用硬件編程實現無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數字調制，數字上/下變頻，數字解調在同一塊FPGA上實現，即實現了中頻發射機和接收機一體化的片上可編程系統(SOPC，System On Programmabie Chip)。 本文首先根據指標要求對數字收發機方案進行設計，確定了適合不停車收費系統的全數字發射機和接收機的結構，接著根據π/4-DQPSK發射機和接收機的理論，設計并實現了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。
上傳時間： 2013-07-18
上傳用戶：saharawalker
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
大規模可編程邏輯器件CPLD和FPGA是當今應用最廣泛的兩類可編程專用集成電路(ASIC),電子設計工程師用它可以在辦公室或實驗室里設計出所需的專用集成電路,從而大大縮短了產品上市時間,降低了開發成本.此外,可編程邏輯器件還具有靜態可重復編程和動態系統重構的特性,使得硬件的功能可以象軟件一樣通過編程來修改,這樣就極大地提高了電子系統設計的靈活性和通用性.該設計完成了在一片可編程邏輯器件上開發簡易計算機的設計任務,將單片機與單片機外圍電路集成化,能夠輸入指令、執行指令、輸出結果,具有在電子系統中應用的普遍意義,另外,也可以用于計算機組成原理的教學試驗.該文第一章簡要介紹了可編程ASIC和EDA技術的歷史、現狀、未來并對本課題作了簡要陳述.第二章在芯片設計的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設計過程和設計手段,首先將簡易計算機劃分為運算器、CPU控制器、存儲器、鍵盤接口和顯示接口以及系統控制器,然后再往下分為下層子模塊.輸入法的語言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對設計的綜合與實現做了總結,給出了時序仿真波形圖.該文針對FPGA和RISC這兩大課題,對RISC在FPGA上的實現進行了初淺的探索與嘗試.從計算機體系結構入手,剖析了精簡指令集計算機的原理,通過該設計的實踐對ASIC和EDA的設計潛力有了更進一步的領悟.
上傳時間： 2013-05-21
上傳用戶：hewenzhi
