本文的設(shè)計采用FPGA來實(shí)現(xiàn)π/4DQPSK調(diào)制解調(diào)。采用π/4DQPSK的調(diào)制解調(diào)方式是基于頻帶利用率、誤比特率(即抗噪性)和實(shí)現(xiàn)復(fù)雜性等綜合因素的考慮;采用FPGA進(jìn)行實(shí)現(xiàn)是考慮到高速的數(shù)據(jù)處理以及AD和DA的高速采樣。 本課題主要包含以下幾個方面的研究: 首先對π/4DQPSK技術(shù)的應(yīng)用發(fā)展情況做簡單介紹,并對其調(diào)制解調(diào)原理進(jìn)行了詳細(xì)的闡述。在理解原理的基礎(chǔ)上,將調(diào)制解調(diào)進(jìn)行模塊化劃分,提出了實(shí)現(xiàn)的思路和方法。其中包括串并轉(zhuǎn)換,差分相位編碼,內(nèi)插,成形濾波器,正交調(diào)制,帶通濾波器及希爾伯特變換,解調(diào),位同步,載波同步,差分相位解碼。 其次在FPGA上實(shí)現(xiàn)了π/4DQPSK的大部分模塊。其中調(diào)制端的各個模塊的功能都已經(jīng)實(shí)現(xiàn),并綜合在一起,下載到開發(fā)板上進(jìn)行了在線仿真。其中成形濾波器的設(shè)計大大降低了FPGA的資源開銷,是本次設(shè)計的創(chuàng)新;解調(diào)端對載波同步和位同步提出了設(shè)計思路,具體的實(shí)現(xiàn)還需要進(jìn)一步的研究;接口電路的測試和在線仿真已經(jīng)完成。 最后提出了硬件實(shí)現(xiàn)的方案以及三種芯片的選型與設(shè)計,給出了簡要的電路圖和時序圖。
標(biāo)簽:
4DQPSK
FPGA
調(diào)制
解調(diào)技術(shù)
上傳時間:
2013-08-03
上傳用戶:fzy309228829