ALC(Automatic level control自動(dòng)電平控制)是直放站系統(tǒng)中極為重要的一環(huán)，它是指當(dāng)放大器輸出信號(hào)電平到達(dá)ALC設(shè)定值時(shí)，增加輸入信號(hào)電平，放大器對(duì)輸出信號(hào)電平的控制能力。
上傳時(shí)間： 2013-11-02
上傳用戶(hù)：hasan2015
u C / O S 是一種公開(kāi)源代碼、結(jié)構(gòu)小巧、具有可剝奪實(shí)時(shí)內(nèi)核的實(shí)時(shí)操作系統(tǒng)，主要用于嵌入式應(yīng)用設(shè)計(jì)，本內(nèi)容主要包含了多任務(wù)操作系統(tǒng)的源代碼
標(biāo)簽： uCOSII 多任務(wù)操作系統(tǒng) 代碼
上傳時(shí)間： 2013-10-13
上傳用戶(hù)：sun_pro12580
頻譜分析儀、功率計(jì)、信號(hào)發(fā)生器等原程序
標(biāo)簽： 頻譜分析儀 功率計(jì) 信號(hào)發(fā)生器 程序
上傳時(shí)間： 2014-12-31
上傳用戶(hù)：jiangshandz
IBM 原廠低級(jí)格式化 程序
上傳時(shí)間： 2013-11-06
上傳用戶(hù)：lxm
三星原廠低級(jí)格式化
上傳時(shí)間： 2013-11-10
上傳用戶(hù)：lalalal
IBM 原廠低級(jí)格式化 程序
上傳時(shí)間： 2013-10-21
上傳用戶(hù)：雨出驚人love
三星原廠低級(jí)格式化
上傳時(shí)間： 2013-10-30
上傳用戶(hù)：atdawn
Arduino，是一塊基于開(kāi)放源代碼的USB接口Simple i/o接口板（包括12通道數(shù)字GPIO，4通道PWM輸出，6-8通道10bit ADC輸入通道），并且具有使用類(lèi)似Java,C語(yǔ)言的IDE集成開(kāi)發(fā)環(huán)境。 讓您可以快速使用Arduino語(yǔ)言與Flash或Processing…等軟件，作出互動(dòng)作品。 Arduino可以使用開(kāi)發(fā)完成的電子元件例如Switch或sensors或其他控制器、LED、步進(jìn)馬達(dá)或其他輸出裝置。Arduino也可以獨(dú)立運(yùn)作成為一個(gè)可以跟軟件溝通的接口，例如說(shuō)：flash、processing、Max/MSP、VVVV 或其他互動(dòng)軟件…。Arduino開(kāi)發(fā)IDE接口基于開(kāi)放源代碼原，可以讓您免費(fèi)下載使用開(kāi)發(fā)出更多令人驚艷的互動(dòng)作品。 特色： 1、開(kāi)放源代碼的電路圖設(shè)計(jì)，程序開(kāi)發(fā)接口免費(fèi)下載，也可依需求自己修改。 2、使用低價(jià)格的微處理控制器(ATMEGA8或ATmega128)?？梢圆捎肬SB接口供電，不需外接電源。也可以使用外部9VDC輸入 3、Arduino支持ISP在線燒，可以將新的“bootloader”固件燒入ATmega8或ATmega128芯片。有了bootloader之后，可以通過(guò)串口或者USB to Rs232線更新固件。 4、可依據(jù)官方提供的Eagle格式PCB和SCH電路圖，簡(jiǎn)化Arduino模組，完成獨(dú)立運(yùn)作的微處理控制?？珊?jiǎn)單地與傳感器，各式各樣的電子元件連接(EX：紅外線,超音波,熱敏電阻,光敏電阻,伺服馬達(dá),…等) 5、支持多種互動(dòng)程序，如：Flash、Max/Msp、VVVV、PD、C、Processing……等 6、應(yīng)用方面，利用Arduino，突破以往只能使用鼠標(biāo)，鍵盤(pán)，CCD等輸入的裝置的互動(dòng)內(nèi)容，可以更簡(jiǎn)單地達(dá)成單人或多人游戲互動(dòng)。
標(biāo)簽： Arduino
上傳時(shí)間： 2013-10-17
上傳用戶(hù)：cuiyashuo
XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時(shí)間： 2013-11-06
上傳用戶(hù)：wentianyou
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿(mǎn)足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專(zhuān)用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專(zhuān)用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語(yǔ)常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語(yǔ)包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2013-11-20
上傳用戶(hù)：563686540
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
