隨著信息技術的發(fā)展，通信和計算機等領域的DC/DC電源變換技術在電源行業(yè)占有很重要的市場。為了能滿足電源系統(tǒng)良好的性能和可靠性，分布電源系統(tǒng)(DPS)被廣泛應用于電信、計算機等領域。DPS具有模塊化，可靠性和維護性等優(yōu)點。 本文討論了軟開關技術的種類和發(fā)展趨勢，介紹了三種傳統(tǒng)的軟開關諧振變換器，通過理論分析和仿真，總結了三種傳統(tǒng)諧振變換器的優(yōu)缺點。在此基礎上，設計了一種新型的LLC串聯(lián)諧振變換器。此變換器可實現(xiàn)原邊開關管在零電壓條件下開通、輸出端的整流管零電流條件下關斷，因而可實現(xiàn)極高的轉換效率。由于電路充分地利用了變壓器的勵磁電感和開關管的寄生參數(shù)，可使變換器在寬輸入電壓范圍和全負載下實現(xiàn)軟開關。此外，利用變壓器漏感和功率MOS管的寄生電容進行諧振，可有效地降低輸出整流管的電壓應力，提高抗EMI的性能。因此，在相同的設計規(guī)格下，LLC諧振變換器可以選取電壓和電流等較低的功率開關管和整流二極管，進而減小開發(fā)成本。 結合PSPICE仿真和實驗調試，論文詳細介紹了LLC串聯(lián)諧振變換器工作原理，詳細討論了諧振參數(shù)、輸入電壓和負載對變換器性能的影響；根據(jù)參數(shù)設計步驟和特性分析，設計了LLC串聯(lián)諧振變換器各組成電路；最后設計了24V/8A-200KHz的DC/DC電源模塊，通過實驗，其結果驗證了該拓撲在全負載下均能實現(xiàn)軟開關，效率高等良好特性。
上傳時間： 2013-05-20
上傳用戶：dialouch
直流電動機具有優(yōu)良的調速特性,調速平滑、簡單,且范圍大.同時其過載能力大,能承受頻繁的沖擊負載,廣泛應用于切削機床、造紙機等高性能可控電力拖動領域. 以往直流調速系統(tǒng)控制器采用分立元件,其故障率高,穩(wěn)定性差,技術落后,很難滿足生產(chǎn)的需要.隨著計算機技術及通信技術的發(fā)展,數(shù)字化直流調速系統(tǒng)克服了這一不足,成為直調系統(tǒng)的主流. 本文設計的系統(tǒng)以DSP為主控芯片,監(jiān)控系統(tǒng)控制芯片使用P89C669單片機,通過上下位機的數(shù)據(jù)通訊,實現(xiàn)系統(tǒng)參數(shù)設計和調節(jié)的數(shù)字化.下面是具體工作闡述: 1.設計了電封閉直流調速系統(tǒng)的硬件和軟件,完成兩臺同軸電機的電封閉實驗. 2.主電路使用三菱公司的IPM-PS21867作為功率輸出模塊,同時設計了驅動保護電路、控制電路以及通信保護電路. 3.采用PWM控制方式,編寫了系統(tǒng)的軟件.主要包括主程序、通訊顯示程序以及中斷服務子程序. 4.完成了樣機的整體布局和調試,實現(xiàn)了系統(tǒng)的雙閉環(huán)控制. 5.針對由于負載、轉動慣量等的變化影響系統(tǒng)的調速性能,本文基于模型參考自適應控制原理,給出了雙閉環(huán)調速系統(tǒng)自適應的Narendra方案的具體實現(xiàn),通過仿真驗證方案的可行性.
標簽： DSP 控制 直流調速系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：kennyplds
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經(jīng)濟及準確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發(fā)展速度異常迅猛。 FPGA的制造技術不斷發(fā)展，它的功能、應用和可靠性逐漸增加，在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設計成為電子自動化設計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統(tǒng)設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經(jīng)過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進行細致的劃分，實現(xiàn)需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數(shù)據(jù)位進行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進檢測用的級聯(lián)分類器的訓練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓練方法。 5. 最后對系統(tǒng)的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標簽： FPGA 人臉檢測 系統(tǒng)設計
上傳時間： 2013-07-01
上傳用戶：84425894
隨著存儲技術的迅速發(fā)展，存儲業(yè)務需求的不斷增長，獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術采用硬件和軟件兩種方式實現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實現(xiàn)磁盤冗余陣列功能，對系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術實現(xiàn)RAID控制器硬件設計，完成磁盤陣列啟動、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設計方案：獨立微處理器和較大容量的內(nèi)存；實現(xiàn)RAID級別遷移，在線容量擴展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務器部分配置和管理工作，運行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用，也可作為一個獨立的系統(tǒng)，成為磁盤陣列的調試平臺。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實現(xiàn)時分別從疊層設計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進行了信號完整性分析及仿真。
上傳時間： 2013-04-24
上傳用戶：jeffery
當前，在系統(tǒng)級互連設計中高速串行I/O技術迅速取代傳統(tǒng)的并行I/O技術正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達到了物理極限，不能再提供可靠和經(jīng)濟的信號同步方法。基于串行I/O的設計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統(tǒng)設計中，包括PC、消費電子、海量存儲、服務器、通信網(wǎng)絡、工業(yè)計算和控制、測試設備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標準上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統(tǒng)、分布式服務器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應用。 傳統(tǒng)的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務的要求。ATCA作為標準串行總線結構，支持高速互聯(lián)、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統(tǒng)帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術的發(fā)展背景、現(xiàn)狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
船舶氣象儀是一套船載的自動化海洋氣象觀測系統(tǒng)，該系統(tǒng)廣泛的布置在各種船只上，可以獲得船只經(jīng)過的海域內(nèi)的風、濕、溫、氣壓、降雨等氣象參數(shù)。通過對海洋氣象環(huán)境實時的掌握，能夠使船舶航行安全、省時、經(jīng)濟，并使因災害性天氣造成的損失減小到最低限度。通過對海洋氣象數(shù)據(jù)的存儲、統(tǒng)計，對我國觀測海洋環(huán)境、研究海洋、開發(fā)海洋、利用海洋都有著重要的意義。 現(xiàn)代測控系統(tǒng)除了具有高性能的數(shù)據(jù)采集、信號處理、I/O和通信接口以外，通常均需具備良好的人機接口、友好的用戶界面和強大的網(wǎng)絡功能等。ARM架構的嵌入式處理器和嵌入式Linux操作系統(tǒng)由于其優(yōu)異的性能和很高的性價比，已經(jīng)被廣泛地應用到各種電子產(chǎn)品的設計當中，并受到愈來愈多的自動化設備和智能儀表設計人員的青睞。 本課題主要研究基于ARM+Linux架構的嵌入式船舶氣象儀的設計與開發(fā)。系統(tǒng)硬件平臺選用ATMEL公司的AT91RM9200處理器，擴展了64M SDRAM和8M NAND FLASH，同時擴展了外圍通信設備接口包括通用串行口、CAN總線接口、網(wǎng)絡接口和人機交互接口等；并根據(jù)實際環(huán)境需要，進行了傳感器的選型。 軟件平臺的設計主要涉及了U－Boot引導裝載程序的建立，同時根據(jù)開發(fā)平臺的資源，配置和裁剪Linux的內(nèi)核，并編寫、添加源代碼中沒有的驅動程序，如AD、鍵盤、CAN總線控制器等，重新編譯內(nèi)核，下載到開發(fā)平臺。并在此基礎上，進行了應用程序的編寫。同時深入研究了嵌入式Linux下的圖形界面，將圖形界面系統(tǒng)MiniGUI移植到Linux系統(tǒng)中，設計了較完善、友好的圖形用戶界面，大大方便了用戶的操作。
上傳時間： 2013-06-12
上傳用戶：天大地大
目前運動控制主要有兩種實現(xiàn)方式,一是使用PLC加運動控制模塊來實現(xiàn)：二是使用PC加運動控制卡來實現(xiàn)。兩者各有優(yōu)缺點,但兩者有以下共同的缺點：一是由于它們兒乎都是采用通用微控制器(MCU和DSP)來實現(xiàn)電機控制,由于受CPU速度的限制,以及CPU的多個進程同時處理,故無法在控制精度和控制速度比較高的場合中應用。二是它們的設計只是把運動控制部件當作系統(tǒng)的一個部分,如果要完成一個機械設備的完整控制,還需要輔助有其他的數(shù)字量/模擬量控制設備。這樣在提高了系統(tǒng)成本的同時,也降低了系統(tǒng)的可靠性。 論文設計了一種基于ARM+CPLD的高速運動控制器,該控制器采用高速的CPLD處理器來完成電機的閉環(huán)控制,輔助以NXP的32位ARM7TDMI處理器LPC231X來實現(xiàn)復雜的運動規(guī)劃,使得運動控制精度更高、速度更快、運動更加平穩(wěn)；同時為系統(tǒng)擴展了常規(guī)運動控制卡不具備的通用I/O接口,除開4軸運動控制所需要的8點高速脈沖輸入和8點高速脈沖輸出外,系統(tǒng)具有24點數(shù)字量輸入(可選共陰或共陽),25點繼電器輸出,僅一臺這樣的專用設備就可以完成4軸運動控制和設備上其它開關量控制。 系統(tǒng)采用可移植的軟、硬件設計。硬件上以運動控制部件為核心,可以方便的在ARM處理器預留的資源上擴展出數(shù)字輸入,數(shù)字輸出,AD輸入,DA輸出等常用功能模塊。系統(tǒng)軟件構架如下：在最上層,系統(tǒng)采用μC/OS-Ⅱ操作系統(tǒng)來完成系統(tǒng)任務調度；在底層,將底層設備的操作打包編寫成底層驅動的形式,可直接供用戶程序調用；在中間層,可根據(jù)不同的用戶要求編寫用戶程序,再將其傳遞給μC/OS-Ⅱ來調度該用戶程序。 將該運動控制器應用于工業(yè)應用中的套標機,在對套標機進行運動分解之后,結合套標機的電氣特性,很好的實現(xiàn)了運動控制器在套標機上的二次開發(fā),滿足了套標機在現(xiàn)場中的應用。
上傳時間： 2013-04-24
上傳用戶：牛津鞋
隨著計算機技術、半導體技術、微電子技術技術的不斷融合，嵌入式系統(tǒng)的應用得到了迅猛發(fā)展。本文以嵌入式系統(tǒng)開發(fā)為背景，研究基于ARM和μC/OS-II的嵌入式系統(tǒng)及其在加密解密模塊中的應用。 本文在介紹了嵌入式系統(tǒng)和硬件實現(xiàn)Rijndael算法的研究現(xiàn)狀之后，簡要概述了Rijndael加密算法的結構、輪變換、密鑰擴展和該加密模塊選用Rijndael算法的原因以及ARM系列微處理器選型和S3C44BOX芯片體系結構、開發(fā)板平臺的選擇和板上主體硬件電路等相關內(nèi)容。 在深入地研究了Rijndael加密算法之后以及根據(jù)嵌入式系統(tǒng)的一般要求，本文設計了一個基于ARM和μC/OS-II的嵌入式加密模塊。該加密模塊采用了32位高性能ARM微處理器S3C44BOX為硬件核心，并以嵌入式實時操作系統(tǒng)μC/OS-II為軟件平臺，在ARM ADS1.2環(huán)境下進行系統(tǒng)軟件開發(fā)。該加密模塊充分地利用了ARM微處理器性能高、功耗低和成本低的優(yōu)勢以及發(fā)揮了μC/OS-II可移植性好、穩(wěn)定性和可靠性高的優(yōu)點。 本文重點論述了嵌入式加密模塊BootLoader文件的裝載、I/O端口初始化、基于S3C44BOX微處理器的μC/OS-II移植及應用軟件部分中任務和模塊的流程設計。在該加密模塊應用軟件設計部分中，對各個任務的創(chuàng)建、定義、優(yōu)先級設置和事件的定義、對文件的操作進行了設計，并且按照系統(tǒng)軟件設計的流程描述了模塊所有任務和部分子模塊的功能。
標簽： ARM COS 嵌入式 加密系統(tǒng)
上傳時間： 2013-05-24
上傳用戶：Alibabgu
偏振模色散(PMD)是限制光通信系統(tǒng)向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統(tǒng)中，由PMD引起的脈沖畸變現(xiàn)象更加嚴重。為了克服PMD帶來的危害，國內(nèi)外已經(jīng)開始了對PMD補償?shù)难芯俊５悄壳暗难a償系統(tǒng)復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現(xiàn)低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統(tǒng)，通過觀察其工作前后的脈沖波形，發(fā)現(xiàn)擾偏器的應用改善了系統(tǒng)的性能。隨著系統(tǒng)速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統(tǒng)要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅動偏振控制器的方法來實現(xiàn)高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器，其響應時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統(tǒng)擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產(chǎn)生隨機數(shù)據(jù)，F(xiàn)PGA芯片具有豐富的I/O引腳，工作頻率高，可以實現(xiàn)大量數(shù)據(jù)的快速并行輸出。這樣的方案可以充分發(fā)揮DSP和FPGA各自的優(yōu)勢。另外對數(shù)模轉換芯片也要求響應速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環(huán)境中進行FPGA的開發(fā)，使用VHDL語言和原理圖輸入法進行電路設計。 本文設計的偏振擾偏器在高速控制電路的驅動下，可以實現(xiàn)大量的數(shù)據(jù)處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應用于160Gb/s光通信系統(tǒng)中進行PMD補償。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
基于ARM的嵌入式運動控制器是集計算機數(shù)字控制技術、ARM技術、運動控制技術以及嵌入式操作系統(tǒng)技術等技術為一體的技術含量高的運動控制器；是對低成本、高性能運動控制器研究的一個新的嘗試。本論文的研究重是點基于雙端口RAM上下位機通訊的數(shù)控系統(tǒng)總體軟件架構設計、嵌入式運動控制器軌跡規(guī)劃算法的研究、嵌入式系統(tǒng)軟件的構建以及運動控制器外設驅動程序的開發(fā)，其主要工作及成果如下： 1．針對數(shù)控系統(tǒng)上下位機信息交互頻繁，提出了一種基于雙端口RAM通訊結構的上下位機交互方式，實現(xiàn)了上下位機信息的高速、穩(wěn)定通訊；且完成了基于雙端口RAM上下位機通訊結構的數(shù)控系統(tǒng)總體軟件架構設計。 2. 針對目前高速數(shù)控加工軌跡規(guī)劃中存在的一些關鍵問題進行深入的探討。提出一種軌跡拐角的速度平滑方法，當高速加工不在同一直線方向而形成拐角的加工段時，在拐角過渡時能獲得很好的速度響應和較小的輪廓誤差；還提出了一種高速數(shù)控加工小線段的前瞻平滑算法，當高速加工多段微小直線段時，能夠優(yōu)化規(guī)劃多段微小線段的加工速度，有效避免了頻繁的加減速給系統(tǒng)帶來較大沖擊以及加工效率低的問題。 3. 構建了適合本運動控制器系統(tǒng)的系統(tǒng)軟件；研究了嵌入式運動控制器引導程序的移植、嵌入式Linux內(nèi)核的優(yōu)化配置以及根文件系統(tǒng)的構建。 4．探討了Linux驅動程序開發(fā)的原理以及流程；并以雙端口RAM為例介紹了運動控制外設驅動程序開發(fā)的方法。
上傳時間： 2013-07-02
上傳用戶：笨小孩
