午夜精品毛片,女同视频在线观看,日韩欧美亚洲日产国产

雙通道

級聯式流饋推挽DCDC變換器的研究.rar

由于下一代微處理器的工作電壓越來越低，所需電流越來越大，現有的5V、12V輸入的電壓調節模塊（VRM）已經不能滿足它的要求了，因此把VRM的輸入母線電壓提高到48V是必然的趨勢。這樣做能夠減小輸入電流從而使得母線損耗減小，有利于效率提高，同時可以大大減小輸入濾波器體積。本課題首先分析了VRM的發展現狀和常用拓撲，以及未來的發展趨勢，并在此基礎上介紹了級聯式流饋推挽DC/DC變換器的概念。接著，具體分析了Buck與推挽級聯式流饋DC/DC變換器、雙通道交錯并聯型Buck與推挽級聯式流饋DC/DC變換器的原理和工作過程。再接著，分別介紹了Buck與推挽級聯式流饋DC/DC變換器、雙通道交錯并聯型Buck與推挽級聯式流饋DC/DC變換器及其控制同路的建模和設計方法，并給出設計實例。最后，分別用這兩種拓撲結構制作了兩臺48V輸入、3．3V/10A輸出的樣機，并對兩者進行了一定的實驗比較研究，以驗證設計的有效性。

標簽： DCDC 級聯變換器

上傳時間： 2013-07-29

上傳用戶：gxrui1991
基于DSP/FPGA的多波形數字脈沖壓縮系統硬件的研究與實現

現代雷達系統廣泛采用脈沖壓縮技術，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達通過發射寬脈沖，保證足夠的最大作用距離，而接收時，采用相應的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時，數字信號處理技術的迅猛發展和廣泛應用，為雷達脈沖壓縮處理的數字化實現提供了可能。本文主要研究雷達多波形頻域數字脈沖壓縮系統的硬件系統實現。在匹配濾波理論的指導下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數字脈沖壓縮系統。該系統可處理時寬在42μs以內、帶寬在5MHz以下的線性調頻信號(LFM)，非線性調頻信號(NLFM)和Taylor四相碼信號，且技術指標完全滿足實用系統的設計要求。本文完成的主要工作和創新之處有：(1)基于雙通道模數轉換器AD10242設計高精度數據采集電路，為整個脈壓系統的工作提供必要的條件。完成了前端模擬信號輸入電路的優化和差分輸入時鐘的產生，以實現高精度采樣。 (2)根據協議和脈壓系統的工作要求，以基于FPGAEP1K100QC208完成系統控制，使整個脈壓系統正確穩定地工作。同時以該FPGA生成雙口RAM，實現數據暫存，以匹配采樣速率和脈壓系統頻率。 (3)設計基于4片高性能ADSP21160M的緊耦合并行處理系統，以完成多波形頻域數字脈沖壓縮的全部運算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進行數據通信。各DSP還使用一個鏈路口連接到接口板DSP，將脈壓結果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設計輸出板電路，完成數據對齊、求模和數據向下一級的輸出，并產生模擬輸出。 (5)調試并改進處理板和輸出板。

標簽： FPGA DSP 多波形壓縮系統

上傳時間： 2013-06-11

上傳用戶：qq277541717
基于FPGA的高速采樣自適應濾波系統的研究

自適應濾波器的硬件實現一直是自適應信號處理領域研究的熱點。隨著電子技術的發展，數字系統功能越來越強大，對器件的響應速度也提出更高的要求。本文針對用通用DSP 芯片實現的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現的自適應濾波器開發效率低的缺點，提出了一種基于DSP Builder系統建模的設計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應濾波器的點M文件，改變自適應參數，進行了一系列的仿真，對算法迭代步長、濾波器的階數與收斂速度和濾波精度進行了研究，得出了最佳自適應參數，即迭代步長μ=0.0057，濾波器階數m=8，為硬件實現提供了參考。然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型，結合多種EDA工具，在EPFlOKl00EQC208-1器件上設計出了最高數據處理速度為36.63MHz的8階LMS自適應濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數據處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多，開發效率和器件性能都得到了大大地提高，這種全新的設計理念與設計方法是EDA技術的前沿與發展方向。最后，采用異步FIFO技術，設計了高速采樣自適應濾波系統，完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統硬件實現的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統的成本。

標簽： FPGA 高速采樣自適應濾波

上傳時間： 2013-06-01

上傳用戶：ynwbosss
基于ARM的超聲波電機速度位置控制系統研究

超聲波電機(Ultrasonic motors，簡稱USM)是一種全新原理的直接驅動電機，它利用壓電陶瓷逆壓電效應激發的超聲振動作為驅動力，通過定轉子間的摩擦力來驅動轉子運動。與傳統的電磁電機相比，它具有低速大轉矩、無電磁干擾、動作響應快、運行無噪聲、無輸入自鎖等卓越特性，在非連續運動領域、精密控制領域比傳統的電磁電機性能優越得多。超聲波電機在工業控制系統、汽車專用電器、精密儀器儀表、辦公自動化設備、智能機器人等領域有廣闊的應用前景，近年來倍受科技界和工業界的重視，成為當前機電控制領域的一個研究熱點。本文主要以行波型超聲波電機的驅動控制技術為研究對象，引入嵌入式系統理念，設計并制作了超聲波電機的驅動控制系統，并對超聲波電機的速度與定位控制做了深入的研究。本文主要研究內容及成果如下：介紹了超聲波電機的工作原理、特點及其應用前景，總結了國內外超聲波電機驅動控制技術的發展歷史和研究現狀，以及今后我國超聲波電機驅動控制技術的發展方向，明確了本文的研究內容。結合嵌入式系統特點及其開發方法，詳細介紹了超聲波電機嵌入式驅動控制系統的硬件和軟件設計過程，并總結了硬件、軟件的調試過程。最后，對所設計系統性能進行了實驗測試和數據分析。采用DDS技術解決超聲波電機所需要的高頻驅動電源和數字控制的問題。本文設計的以ARM控制器為核心，頻率、相位、幅值均可調的雙通道信號發生器，具有頻率和相位差控制精度高的特點。本文介紹了速度與位置的常用控制策略。設計并搭建了基于增量式PID的速度和基于模糊PID的位置控制系統。速度控制采用增量式PID調節，其控制策略簡單、易行，通過實驗選擇合適的參數能適應一般的控制精度要求。定位控制則采用模糊PID控制策略，該策略將模糊控制不需要精確的數學模型、收斂速度快的特點與PID簡單易行、能消除穩態誤差的優點相結合，改善了模糊控制器穩態性能，使電機定位控制精度達到0.0880。

標簽： ARM 超聲波電機位置控制

上傳時間： 2013-07-16

上傳用戶：wdq1111
基于FPGA的機載二次雷達硬件系統

二次雷達(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統中的關鍵部分,由于這兩個應用領域都要求很高的可靠性和穩定性,因此,二次雷達一直是國內外雷達信號處理領域的研究熱點.傳統的機載二次雷達應答器普遍采用中小規模集成電路和分立元件設計,其穩定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應答.針對這些缺陷,本論文提出一種全新的應答數字信號處理器硬件結構,即FPGA+DSP的混合結構.這種硬件體系結構的特點是可靠性高,集成度高,通用性強,適于模塊化設計,處理速度快,能實時處理多個應答信號,以及進行置信度分析和生成報表.此項目中,本文作者主要負責FPGA部分硬件設計.FPGA主要完成雙通道數據采集、產生視頻信號和旁瓣抑制信號、計算當前飛機相對本地接收天線的方位和距離、與DSP實時交換數據、上傳報表等功能.論文詳細分析了接收機信號處理算法在FPGA中的硬件實現方案,在提高系統可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關鍵模塊的HDL實現及其時序仿真結果.

標簽： FPGA 機載二次雷達硬件系統

上傳時間： 2013-04-24

上傳用戶：西伯利亞狼
TTC側音測距關鍵技術研究及FPGA實現

航天測控通信網是航天工程的重要組成部分。迄今為止，我國已建成“C頻段測控網”，及正在建設的“S頻段測控網”和“TDRSS測控網”。測距單元是測控系統基帶設備中的重要功能單元，為航天飛行器提供定位元素。目前，在航天測距系統中側音測距技術具有最高的測距精度。本文以中國電子科技集團第十研究所某項目為背景，對側音測距系統中的關鍵技術進行了詳細的研究，提出了一些改進測距精度的方法，最后用FPGA實現了側音測距功能單元。本論文主要完成以下工作： 1)完成了直接數字頻率合成的雜散分析。采用嚴格的信號分析方法，運用離散傅立葉變換(DFT)和傅立葉變換(FT)，推導了理想狀態和相位截短條件下的DDS輸出頻譜的數學表達式，并利用systemview仿真軟件建立了DDS相位截短模型，通過仿真驗證了分析結論的正確性。 2)改進了TT&C系統中經典的FFT頻率引導算法，增加了頻譜對稱性分析，在實現頻率引導的同時完成了防載波頻率錯鎖的功能。 3)首次采用基于正交雙通道相關原理的數字相關相位估計法來實現次側音匹配和解模糊，降低了設備復雜度，提高了測距精度。針對低信噪比的情況，提出了基于平滑濾波的數據處理方法，提高了相位測量精度。對測距信道中加限幅器導致的測距信號信噪比惡化程度做了深入的理論分析。最后，分析了測距誤差，并對其中一些引起測距誤差的因素提出了改善方法。通過本論文的工作，成功的完成了TT&C側音測距終端的研制，系統現已通過測試，達到系統任務書的各項指標要求。

標簽： FPGA TTC 關鍵技術

上傳時間： 2013-04-24

上傳用戶：assss
基于FPGA的高速實時數字存儲示波器

數字存儲示波器（DSO）上世紀八十年代開始出現，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數字電路、大規模集成電路及微處理器技術的發展，尤其是高速模/數（A/D）轉換器及半導體存儲器（RAM）的發展，數字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統中部分模塊，包括前端高速A/D轉換器和FPGA的硬件模塊設計，數據處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。本文在分析了傳統DSO架構的基礎上，提出了本系統的設計思想和實現方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數據緩沖單元和存儲單元，提高了系統的集成度和穩定性。其中，FPGA緩沖單元完成對不同時基情況下多通道數據的抽取，處理單元完成對數據正弦內插的計算，而DSO中其余數據處理功能包括數字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成，不僅充分利用了FPGA內豐富的邏輯資源，而且降低了整機成本，也減少了電路規模。最后，利用ChipscopePro工具對采樣系統進行調試，并分析了數據中的壞數據產生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數據。

標簽： FPGA 高速實時數字存儲示波器

上傳時間： 2013-07-07

上傳用戶：asdkin
基于串口的數字電壓表上位機

基于串口通信的數字電壓表上位機軟件，雙通道。

標簽： 串口上位機數字電壓表

上傳時間： 2013-05-17

上傳用戶：RedLeaves1995
vc++與vhdl代碼

vc++與vhdl代碼,cpld接受pc串口指令,輸出pwm信號控制伺服電機.雙通道,各128級.使用了擴展ascii碼

標簽： vhdl vc 代碼

上傳時間： 2013-08-26

上傳用戶：851197153
基于ADuC7061的高精度PLC模擬前端設計

針對于工業PLC模擬信號的采集和輸出，本文提出了一種基于ADuC7061的高精度模擬前端設計方案。該系統支持雙通道的PLC模擬信號輸入并提供一路PLC標準電流輸出。該系統在-10~70 范圍內達到0.2%的電壓測量精度和0.2%的電流輸出精度。硬件部分以ADuC7061作為測量和控制核心，配合外圍模擬調理電路完成模擬信號的調理、檢測和輸出，并通過隔離的SPI進行數據通信。軟件部分包括模擬信號采集轉換和通信，可以根據溫度變化自動校準。本設計具有精度高，軟件靈活，接口通用的特點，可以作為PLC模擬前端，廣泛應用于工業現場。

標簽： ADuC 7061 PLC 高精度

上傳時間： 2014-12-23

上傳用戶：windwolf2000