国产精品毛片久久久,亚洲国产精品人人爽夜夜爽,成人自拍在线

變形

這篇英文文章講述利用頻域不變形性進(jìn)行寬帶信號(hào)DOA估計(jì)的理論和方法

這篇英文文章講述利用頻域不變形性進(jìn)行寬帶信號(hào)DOA估計(jì)的理論和方法

標(biāo)簽： DOA 英文變形寬帶信號(hào)

上傳時(shí)間： 2014-01-14

上傳用戶：x4587
針對(duì)基于最小二乘法的ICP 曲面匹配算法難以處理待比較曲面的局部大變形問題, 提出一種改進(jìn)算法。即采用遺傳算法確定曲面初始相對(duì)位置以保證匹配優(yōu)化結(jié)果為全局最優(yōu)值, 利用ICP 算法匹配結(jié)果構(gòu)造

針對(duì)基于最小二乘法的ICP 曲面匹配算法難以處理待比較曲面的局部大變形問題, 提出一種改進(jìn)算法。即采用遺傳算法確定曲面初始相對(duì)位置以保證匹配優(yōu)化結(jié)果為全局最優(yōu)值, 利用ICP 算法匹配結(jié)果構(gòu)造偏差閾值, 以此閾值過濾點(diǎn)群后再以最小二乘法進(jìn)行匹配處理, 消除局部大變形影響, 獲得合理的變換矩陣。以此變換矩陣變換初始點(diǎn)群再進(jìn)行誤差計(jì)算, 從而獲得理想的匹配結(jié)果

標(biāo)簽： ICP 算法最小二乘法匹配算法

上傳時(shí)間： 2017-07-02

上傳用戶：qb1993225
差分進(jìn)化算法變形——參數(shù)自適應(yīng)差分進(jìn)化算法

差分進(jìn)化算法變形——參數(shù)自適應(yīng)差分進(jìn)化算法

標(biāo)簽： 差分進(jìn)化算法變形參數(shù)自適應(yīng)

上傳時(shí)間： 2014-01-04

上傳用戶：稀世之寶039
該程序是為高樓沉降變形寫的程序

該程序是為高樓沉降變形寫的程序，程序以文件的形式讀取和輸出文件，同時(shí)進(jìn)行平差計(jì)算。

標(biāo)簽： 程序變形

上傳時(shí)間： 2017-09-03

上傳用戶：小儒尼尼奧
DC-AC變換器變形多諧振蕩器

0659、DC-AC變換器變形多諧振蕩器

標(biāo)簽：

上傳時(shí)間： 2014-04-09

上傳用戶：寒雨連江
三維激光掃描應(yīng)用于變形監(jiān)測(cè)

三維激光掃描應(yīng)用于變形監(jiān)測(cè)，應(yīng)該有用的，希望對(duì)大家有幫助

標(biāo)簽： 激光掃描應(yīng)用于變形監(jiān)測(cè)

上傳時(shí)間： 2016-05-25

上傳用戶：lijinlong
運(yùn)用matlab求解簡(jiǎn)支梁的超靜定問題，繪制其內(nèi)力圖和撓曲線變形圖

應(yīng)用Matlab計(jì)算軟件編制了程序,實(shí)現(xiàn)了對(duì)超靜定問題的求解以及對(duì)梁變形的可視化。里面有程序代碼和運(yùn)行結(jié)果的截圖

標(biāo)簽： matlab 超靜定材料力學(xué) 內(nèi)力圖

上傳時(shí)間： 2016-12-12

上傳用戶：l993129598
基于微震信號(hào)多重分形特征的巖石邊坡變形預(yù)警研究_毛浩宇

基于微震信號(hào)多重分形特征的巖石邊坡變形預(yù)警研究，很好的文章

標(biāo)簽： 信號(hào) 多重分形變形特征巖石預(yù)警

上傳時(shí)間： 2020-12-31

上傳用戶：
變壓器繞組參數(shù)辨識(shí)研究.rar

電力變壓器是電力系統(tǒng)中及其重要的電氣設(shè)備，它的安全運(yùn)行直接關(guān)系到電力系統(tǒng)的穩(wěn)定。變壓器長(zhǎng)期在電網(wǎng)中運(yùn)行會(huì)發(fā)生各種故障和事故，一旦遭到破壞，損失巨大。通過預(yù)防性試驗(yàn)和油中溶解氣體的氣相色譜分析結(jié)果判斷變壓器的絕緣狀況，對(duì)防止事故的發(fā)生有很大作用，但定期的預(yù)防性試驗(yàn)可能出現(xiàn)過多的維修和不必要的停機(jī)，又不能及時(shí)發(fā)現(xiàn)故障；而變壓器在線監(jiān)測(cè)可以及早發(fā)現(xiàn)變壓器故障，避免事故的發(fā)生，而且可以降低維護(hù)成本。變壓器中最常發(fā)生故障的部位是繞組，它的損壞率約占整個(gè)變壓器故障的60％～70％。診斷繞組變形的方法中，頻率響應(yīng)法、阻抗分析法、低壓脈沖法雖然有可取之處，但是都屬于離線方法，不能及時(shí)發(fā)現(xiàn)變壓器的故障，不適于在線測(cè)量；通過實(shí)時(shí)計(jì)算變壓器繞組短路電抗來在線診斷變壓器故障是一種有效的在線監(jiān)測(cè)方法。本文根據(jù)變壓器繞組的短路電抗在正常運(yùn)行時(shí)不發(fā)生變化，而在變壓器內(nèi)部故障時(shí)要發(fā)生變化的特性，應(yīng)用辯識(shí)理論，利用變壓器三相電壓、電流的測(cè)量值來辨識(shí)繞組的短路電抗。把辨識(shí)結(jié)果對(duì)比正常時(shí)的三相繞組的短路電抗，可以發(fā)現(xiàn)繞組是否異常及故障發(fā)生的部位，保證變壓器元件得到及時(shí)更換，防止變壓器非正常退出運(yùn)行。本文采用傅立葉算法來計(jì)算變壓器三相電壓、電流采樣信號(hào)的基波分量的幅值與相角，實(shí)現(xiàn)變壓器繞組的參數(shù)辨識(shí)，此時(shí)并沒有考慮衰減直流分量。經(jīng)過分析，當(dāng)采樣信號(hào)中存在衰減直流分量時(shí)傅立葉算法就會(huì)產(chǎn)生誤差，而遞推最小二乘法和卡爾曼濾波效果很好。最后本文介紹了變壓器繞組參數(shù)辨識(shí)的實(shí)際應(yīng)用與誤差分析，分析了系統(tǒng)中軟件、硬件方面的問題對(duì)測(cè)量短路電抗造成的影響；以及參數(shù)辨識(shí)的軟件設(shè)計(jì)和運(yùn)行試驗(yàn)，驗(yàn)證了方案的可行性。

標(biāo)簽： 變壓器繞組參數(shù)辨識(shí)

上傳時(shí)間： 2013-07-29

上傳用戶：xyipie
基于FPGA的大場(chǎng)景圖像融合可視化系統(tǒng)的研究與設(shè)計(jì)計(jì).rar

隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對(duì)高沉浸感的虛擬現(xiàn)實(shí)場(chǎng)景提出了更高的要求，這種虛擬顯示的場(chǎng)景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場(chǎng)景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會(huì)發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。一個(gè)大場(chǎng)景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時(shí)采集圖形服務(wù)器，或者PC的圖像信號(hào)，通過圖像處理模塊對(duì)圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號(hào)的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊，用于上電時(shí)對(duì)系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞，并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。

標(biāo)簽： FPGA 圖像融合可視化

上傳時(shí)間： 2013-04-24

上傳用戶：ynsnjs