太陽能資源具有可持續發展和綠色能源兩大優勢，太陽能發電作為一種太陽能資源的利用方式正逐漸受到各國重視，其中，光伏并網發電系統最具理論意義和實用價值。并網逆變器是光伏并網發電系統的關鍵環節，其硬件研制和控制算法研究是光伏并網領域的熱點課題。本論文在充分研究近年來光伏發電領域重要研究成果的基礎上，設計了一個5kW的三相光伏并網逆變器，并在硬件設計、控制算法研究和仿真方面進行了深入探討。 該三相光伏并網逆變器由前級的DC-DC直流變換電路和后級的DC-AC三相并網逆變電路組成。其中，DC-DC電路采用多支路并聯結構，各支路均采用獨立的最大功率點跟蹤控制，解決了各支路間功率不匹配問題，可應用于光伏與建筑一體化系統中；DC-AC電路采用三相PWM整流器電路結構和空間電壓矢量控制方法，提高了直流電壓利用率，減小了注入電網的諧波。本文在分析三相光伏并網逆變器電路工作原理和控制算法的基礎上，采用計算機仿真驗證了控制算法的可行性，并討論了在不同電壓范圍內，三相光伏并網逆變器的工作特點及相應控制算法。 本文從檢測與保護電路設計，電源電路設計，主電路參數選擇等方面討論了該逆變器的硬件設計方法，并進行仿真、調試，驗證了模擬電路設計的正確性，為類似結構的光伏并網逆變器提供了硬件設計參考。
標簽： 5kW 光伏并網 逆變器
上傳時間： 2013-05-18
上傳用戶：william345
可編程邏輯器件使用參考資料。 解答可編程器件使用中的常見問題。 供參考。
標簽： 可編程器件 應用技巧
上傳時間： 2013-05-19
上傳用戶：thh29
隨著能源消耗的不斷增長和生態環境的日益惡化，世界各國都在積極尋找一種可持續發展且無污染的新能源。太陽能作為一種高效無污染的新能源，尤其受到人類的重視。近年來，許多國家都非常重視發展太陽能光伏發電系統，光伏并網發電技術已成為太陽能光伏應用的主流。本文對光伏并網發電系統進行了詳細介紹，并對其控制方法進行了研究。太陽能光伏并網發電系統的兩大核心部分是太陽能電池板的最大功率點跟蹤(MPPT)控制和光伏并網逆變控制。首先，本文對太陽能電池的工作原理及工作特性進行介紹，詳細分析太陽能電池工作的等效電路和數學模型。其次，本文對幾種傳統的最大功率點跟蹤(MPPT)控制算法進行了研究、分析和比較，提出各自優缺點。基于最大功率跟蹤過程的快速性和穩定性，設計采用逐步逼近法實現光伏發電系統中太陽能電池的最大功率輸出，以提高系統的性能和最大功率點跟蹤速度。再次，基于光伏并網逆變器的控制目標，研究了光伏并網逆變器的常用控制方法，參考國內外資料，選擇重復-PI控制作為光伏并網逆變器的控制策略。最后，基于TMS320LF2407高速數字信號處理器，設計光伏并網發電系統，給出系統的硬件參數和軟件流程圖，并針對實驗和仿真波形進行分析。
標簽： DSP 光伏并網發電 系統研究
上傳時間： 2013-06-06
上傳用戶：lo25643
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
標簽： FPGA 標準 可編程
上傳時間： 2013-05-15
上傳用戶：shawvi
現代電子系統中，FIR數字濾波器作為數字信號處理技術的重要組成部分，以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性，而已有的一些軟件和硬件實現方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發展，越來越多的人開始應用FPGA實現FIR濾波器，既保證了信號處理的實時性，又可兼顧靈活性的要求。但是普遍存在的問題是不能根據被濾波信號特點動態調整濾波器的濾波系數，只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來，設計了一個基于FPGA的可調參數FIR濾波系統。此系統由計算機根據各種濾波器指標計算出濾波參數，通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數配置，實現數字濾波器參數可調；配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算，濾波后的數據經過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統中采用有限狀態機對FPGA參數配置模式和濾波模式進行切換，保證了系統的有序運行。 本文通過性能測試和應用實例對系統進行驗證。實驗證明：該基于FPGA的可調參數FIR濾波系統參數配置方便，可以根據實際需要動態調整濾波參數，并且濾波效果良好，可有效濾除噪聲信號。
標簽： FPGA FIR 參數
上傳時間： 2013-07-26
上傳用戶：KSLYZ
隨著圖像處理技術和投影技術的不斷發展，人們對高沉浸感的虛擬現實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。 一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中，要實現高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術，實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機，它實時采集圖形服務器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設備。 本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊，用于上電時對系統在圖像變化處理時所需參數進行傳遞，并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統的設計方案及模塊劃分，然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法，最后介紹了ARM處理器的接口及外圍電路的設計。
標簽： FPGA 圖像融合 可視化
上傳時間： 2013-04-24
上傳用戶：ynsnjs
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
標簽： FPGA 可配置 端口
上傳時間： 2013-07-20
上傳用戶：頂得柱
高速公路隧道屬于特殊路段，隧道洞內外環境差別非常大，需要在隧道內設置電光照明，以消除司機的“暗適應"與“明適應’’視覺問題，保證隧道行車安全。而當前的大部分高速公路隧道照明控制系統簡單，照明光源舒適度不高，未根據洞外環境亮度，綜合車速車流量及洞內煙霧濃度等因素，實時調節隧道洞內照明亮度，存在盲目加大隧道照明的亮度的問題，給行車安全帶來隱患，造成能源浪費，不符合設計規范和國家節能的政策要求。 本文介紹了當前隧道照明的發展及照明燈具智能控制的研究狀況，針對當前隧道照明的控制系統存在的問題，給出了基于ZigBee的隧道照明無線控制系統的 架構；分析比較了當前各種隧道照明光源的特點，針對當前普遍采用的高壓鈉燈照明和新興的LED燈照明做了詳細的經濟效益對比，根據系統使用壽命周期內的性價比，選擇大功率LED作為隧道照明燈具；在分析ZigBee協議及組網流程的基礎上，設計了基于ZigBee技術的簇樹型隧道照明無線測控網絡，系統采用CC2430無線模塊作為網絡節點的硬件解決方案，對網絡中的協調器、路由器及終端節點的組網及其數據處理流程進行了詳細設計；設計了利用ZigBee技術作為控制命令和數據傳輸的可調光LED燈具，滿足所提出的控制系統對燈具的要求：針對隧道照明控制參數及燈具光效難以建立精確數學模型的特點，系統采用基于專家經驗的隧道照明的模糊控制算法，設計了隧道照明控制程序，并嵌入到利用WinCC設計的隧道照明的控制系統中。論文最后對所設計的系統進行了測試，驗證了系統的可行性。
標簽： ZigBee 隧道照明 無線控制
上傳用戶：gundamwzc
易于移動，帶有電源線及插頭，可供插接于120V，15–20A 的電源插座的燈具。
標簽： 153 UL 標準 移動
上傳時間： 2013-07-22
上傳用戶：yerik
介招用AT8 9 c5 單片機構成微型可鳊程控制器PLc的設計思路一系統硬件配置和軟件設計方法，最后給出此微型可鳊程控制器在水塔水位控制中應用的實例。
標簽： 89C C51 AT 89
上傳用戶：zhangjt
蟲蟲下載站版權所有 京ICP備2021023401號-1
<button id="oc8gw"></button>
<rt id="oc8gw"></rt>
