定制簡單LED的IP核的設(shè)計源代碼
上傳時間： 2013-10-19
上傳用戶：gyq
顛覆未來：基于FPGA的可重構(gòu)計算機，暢想了可重構(gòu)計算機的未來
標(biāo)簽： FPGA 可重構(gòu)計算機
上傳時間： 2013-11-22
上傳用戶：bensonlly
可編程控制器講義
上傳時間： 2013-12-20
上傳用戶：1417818867
PLC系統(tǒng)由電源、CPU和多個模擬及數(shù)字I/O模塊組成，可控制、執(zhí)行和監(jiān)控復(fù)雜的機器變量；PLC設(shè)計用于多輸入和輸出配置，具有擴展的溫度范圍、卓越的電噪聲抑制性能、抗震性和抗沖擊能力。
上傳時間： 2015-01-01
上傳用戶：15070202241
Xilinx可編程邏輯器件的高級應(yīng)用與設(shè)計技巧 作者：孫航；出版社：電子工業(yè)出版社 內(nèi)容簡介：介紹了Xilinx器件的結(jié)構(gòu)和特性；以及ISE及其輔助設(shè)計工具，嵌入式處理器的原理與設(shè)計，高速串行接口設(shè)計等內(nèi)容。是一本比較全面介紹最新Xilinx器件和軟件發(fā)展的書籍。
標(biāo)簽： Xilinx 可編程邏輯器件 設(shè)計技巧
上傳時間： 2013-11-12
上傳用戶：笨小孩
對于利用LabVIEW FPGA實現(xiàn)RIO目標(biāo)平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴展的代碼模塊。基于已經(jīng)驗證的設(shè)計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應(yīng)用中得到更好的復(fù)用，也可以使在不同開發(fā)人員和內(nèi)部組織之間進行共享和交換的代碼更好服用
標(biāo)簽： LabVIEW FPGA IP核 模塊設(shè)計
上傳時間： 2013-10-14
上傳用戶：xiaodu1124
Altera可重配置PLL使用手冊0414-3。
標(biāo)簽： Altera 0414 PLL 可重配置
上傳時間： 2013-10-17
上傳用戶：zhqzal1014
附件為天正建筑8.0單機版安裝程序，內(nèi)含天正建筑8.0單機版破解文件和天正注冊機。 天正建筑8.0免費下載TArch 8采用了全新的開發(fā)技術(shù)，對軟件技術(shù)核心進行了全面的提升，特別在自定義對象核心技術(shù)方面取得了革命性突破！傳統(tǒng)的以自定義對象為基礎(chǔ)的建筑軟件每次大版本的升級都會造成文件格式不兼容，TArch8引入了動態(tài)數(shù)據(jù)擴展的技術(shù)解決方案，突破了這一限制。以這一開放性技術(shù)創(chuàng)新為基礎(chǔ)，用戶再也不需要為之后大版本升級的文件格式兼容問題而煩惱，同時，這也必將極大地促進設(shè)計行業(yè)圖紙交流問題的解決。 天正建筑8.0是為 cad 2008 而準(zhǔn)備的 計算機輔助設(shè)計而量身定制軟件工具。是CAD更加強大。 軟件功能設(shè)計的目標(biāo)定位 天正建筑8.0應(yīng)用專業(yè)對象技術(shù)，在三維模型與平面圖同步完成的技術(shù)基礎(chǔ)上，進一步滿足建筑施工圖需要反復(fù)修改的要求。 利用天正專業(yè)對象建模的優(yōu)勢，為規(guī)劃設(shè)計的日照分析提供日照分析模型(如下圖)和遮擋模型；為強制實施的建筑節(jié)能設(shè)計提供節(jié)能建筑分析模型。實現(xiàn)高效化、智能化、可視化始終是天正建筑CAD軟件的開發(fā)目標(biāo)。 自定義對象構(gòu)造專業(yè)構(gòu)件 天正建筑8.0開發(fā)了一系列自定義對象表示建筑專業(yè)構(gòu)件，具有使用方便、通用性強的特點。例如各種墻體構(gòu)件具有完整的幾何和材質(zhì)特征。可以像AutoCAD的普通圖形對象一樣進行操作， 可以用夾點隨意拉伸改變幾何形狀，與門窗按相互關(guān)系智能聯(lián)動（如下圖），顯著提高編輯效率。具有舊圖轉(zhuǎn)換的文件接口，可將TArch 3以下版本天正軟件繪制的圖形文件轉(zhuǎn)換為新的對象格式，方便原有用戶的快速升級。同時提供了圖形導(dǎo)出命令的文件接口，可將TArch 8.0 新版本繪制的圖形導(dǎo)出，作為下行專業(yè)條件圖使用。
上傳時間： 2013-10-23
上傳用戶：獨孤求源
Nios II定制指令用戶指南：With the Altera Nios II embedded processor, you as the system designer can accelerate time-critical software algorithms by adding custom instructions to the Nios II processor instruction set. Using custom instructions, you can reduce a complex sequence of standard instructions to a single instruction implemented in hardware. You can use this feature for a variety of applications, for example, to optimize software inner loops for digital signal processing (DSP), packet header processing, and computation-intensive applications. The Nios II configuration wizard,part of the Quartus® II software’s SOPC Builder, provides a graphical user interface (GUI) used to add up to 256 custom instructions to the Nios II processor. The custom instruction logic connects directly to the Nios II arithmetic logic unit (ALU) as shown in Figure 1–1.
上傳時間： 2013-10-12
上傳用戶：kang1923
本文是基于Arria V和Cyclone V精度可調(diào)DSP模塊的高性能DSP應(yīng)用與實現(xiàn)（英文資料）
標(biāo)簽： DSP Cyclone Arria 精度可調(diào)
上傳時間： 2013-10-27
上傳用戶：yzy6007
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
