在低功率應用領域中，為了降低成本，單級功率因數校正(PFC)技術越來越受到人們的關注。單級PFC技術是把PFC變換器和DC/DC變換器結合在一起，共用一個開關管和一套控制電路，同時提高功率因數和對輸出電壓進行快速調節。本文針對單級PFC技術進行了較詳細的分析。首先研究了基本Boost型單級PFC變換器，詳細分析了其工作原理和特性，指出在現有的單級PFC變換器中，必須解決兩個問題，即如何提高變換器的效率和控制中間儲能電容電壓在450V以下。同時分析了Boost型單級PFC變換器的三端和兩端拓撲結構，并討論了兩者之間的聯系。接著引用了直接功率傳遞原理(DPT)，研究了一種新型的可實現直接功率傳遞的單級PFC變換器。詳細分析了該變換器的工作原理和特性。該變換器在引入直接功率傳遞原理的基礎上，相對于一般單級PFC變換器來說，具有更高的效率和良好的功率因數校正效果。同時可以將單級PFC變換器中間儲能電容電壓的值限制在450V以下。最后，本文用仿真分析驗證了理論的正確性，證明了這種新型的單級PFC變換器比一般的單級PFC變換器性能更優越。
上傳時間： 2013-05-19
上傳用戶：shenglei_353
近些年來，隨著電力電子技術的發展，電力電子系統集成受到越來越多的關注，其中標準化模塊的串并聯技術成為研究熱點之一。輸入并聯輸出串聯型(Input-Parallel and Output-Series，IPOS)組合變換器適用于大功率高輸出電壓的場合。 要保證IPOS組合變換器正常工作，必須保證其各模塊的輸出電壓均衡。本文首先揭示了IPOS組合變換器中每個模塊輸入電流均分和輸出電壓均分之間的關系，在此基礎上提出一種輸出均壓控制方案，該方案對系統輸出電壓調節沒有影響。選擇移相控制全橋(Full-Bridge，FB)變換器作為基本模塊，對n個全橋模塊組成的IPOS組合變換器建立小信號數學模型，推導出采用輸出均壓控制方案的IPOS-FB系統的數學模型，該模型證明各模塊輸出均壓閉環不影響系統輸出電壓閉環的調節，給出了模塊輸出均壓閉環和系統輸出電壓閉環的補償網絡參數設計。對于IPOS組合變換器，采用交錯控制，由于電流紋波抵消效應，輸入濾波電容容量可大大減??；由于電壓紋波抵消作用，在相同的系統輸出電壓紋波下，各模塊的輸出濾波電容可大大減小，由此可以提高變換器的功率密度。 根據所提出的輸出均壓控制策略，在實驗室研制了一臺由兩個1kW全橋模塊組成的IPOS-FB原理樣機，每個模塊輸入電壓為270V，輸出電壓為180V。并進行了仿真和實驗驗證，結果均表明本控制方案是正確有效的。
上傳時間： 2013-06-17
上傳用戶：cwyd0822
高壓直流電源廣泛應用于醫用X射線機，工業靜電除塵器等設備。傳統的工頻高壓直流電源體積大、重量重、變換效率低、動態性能差，這些缺點限制了它的進一步應用。而高頻高壓直流電源克服了前者的缺點，已成為高壓大功率電源的發展趨勢。本文對應用在高輸出電壓大功率場合的開關電源進行研究，對主電路拓撲、控制策略、工藝結構等方面做出詳細討論，提出實現方案。 高壓變壓器由于匝比很大，呈現出較大的寄生參數，如漏感和分布電容，若直接應用在PWM變換器中，漏感的存在會產生較高的電壓尖峰，損壞功率器件，分布電容的存在會使變換器有較大的環流，降低了變換器的效率。本文選用具有電容型濾波器的LCC諧振變換器為主電路拓撲，它可以利用高壓變壓器中漏感和分布電容作為諧振元件，減少了元件的數量，從而減小了變換器的體積。 LCC諧振變換器采用變頻控制策略，可以工作在電感電流連續模式(CCM)和電感電流斷續模式(DCM)，本文對這兩種工作模式進行詳細討論。針對CCM下的LCC諧振變換器，本文分析其工作原理，用基波近似法推導出變換器的穩態模型，給出一種詳盡的設計方法，可以保證所有開關管在全負載范圍內實現零電壓開關，減小電流應力和開關頻率的變化范圍，并進行仿真驗證。基于該變換器，研制出輸出電壓為41kV，功率為23kW的高頻高壓電源，實驗結果驗證了分析與設計的正確性。 針對DCM下的LCC諧振變換器，本文分析其工作原理，該變換器可以實現零電流開關，有效地減小IGBT拖尾電流造成的關斷損耗。論文通過電路狀態方程推導出變換器的電壓傳輸比特性，在此基礎上對主電路參數進行設計，并進行仿真驗證。基于該變換器，研制出輸出電壓為66kV，功率為72kW的高頻高壓電源，實驗結果表明了方案的可行性。
上傳時間： 2013-04-24
上傳用戶：edrtbme
隨著通訊技術和電力系統的發展，對通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應用于中大功率場合的全橋變換器與軟開關的結合解決了這一問題。因此，對其進行研究設計具有十分重要的意義。 首先，論文闡述PWM DC/DC變換器的軟開關技術，且根據移相控制PWM全橋變換器的主電路拓撲結構，選定適合于本論文的零電壓開關軟開關技術的電路拓撲，并對其基本工作原理進行闡述，同時給出ZVS軟開關的實現策略。 其次，對選定的主電路拓撲結構進行電路設計，給出主電路中各參量的設計及參數的計算方法，包括輸入、輸出整流橋及逆變橋的器件的選型，輸入整流濾波電路的參數設計、高頻變壓器及諧振電感的參數設計以及輸出整流濾波電路的參數設計。 然后，論述移相控制電路的形成，對移相控制芯片進行選擇，同時對移相控制芯片UC3875進行詳細的分析和設計。對主功率管MOSFET的驅動電路進行分析和設計。 最后，基于理論計算，對系統主電路進行仿真，研究其各部分設計的參數是否合乎實際電路。搭建移相控制ZV SDC/DC全橋變換器的實驗平臺，在系統實驗平臺上做了大量的實驗。 實驗結果表明，論文所設計的DC/DC變換器能很好的實現軟開關，提高效率，使輸出電壓得到穩定控制，最后通過調整移相控制電路，可實現直流輸出的寬范圍調整，具有很好的工程實用價值。
上傳時間： 2013-08-04
上傳用戶：zklh8989
風能作為一種清潔可再生能源，發展迅速，已經成為世界新能源最主要的發展方向之一。本文以863計劃項目"MW級風力發電機組電控系統研制"為研究背景，介紹了1.2MW永磁同步電機變速恒頻風力發電系統，研究了變流系統中逆變器的控制方法。 本文首先對風力發電進行了概述，介紹了我國和世界風電發展狀況以及技術發展趨勢。當今風力發電技術，大功率直驅化和雙饋是兩個發展方向，本課題1.2MW風力發電系統就是采用了永磁同步電機加交直交變流系統的結構模式，中間省去了齒輪箱，減少了維護，具有較好的發展前景。 論文第二章首先對風輪機葉片的空氣動力特性進行了分析，介紹了不同風速下風力發電機的控制策略。就直驅技術與變速箱/感應電機技術--目前風力發電領域變速恒頻技術的兩大發展方向作了較為詳細的介紹分析。 在變流系統中，逆變并網是重要的環節，起到了將電能傳輸到電網的作用。文章中重點分析了三相并網逆變器的主電路結構、原理和工作方法，并進行了理論推導和公式說明。 本文對1.2MW永磁同步電機變速恒頻風力發電系統的主電路參數的選擇作了理論推導和計算，包括主電路直流側電容，網側電感，三重化升壓電感，網側濾波電容等，還確定了斬波和逆變部分所采用的開關管和六相整流所采用的二極管，并在額定正常工作情況下，分別計算斬波和逆變部分開關管的損耗和開關管的結溫。 本課題采用瞬時電流法對并網逆變器進行控制。在實驗中上確定了電壓外環和電流內環的PI參數，順利完成了閉環控制實驗。 文中采用DSP2407高速集成控制芯片是控制的核心，并根據控制流程圖對其控制進行了軟硬件設計，實現了控制板上的信號采集、運算、故障檢測、電路驅動等功能。并進行了小功率試驗，得到了較好的電壓電流波形，并對波形進行了詳細分析，驗證了本文采用方法的正確性。
上傳時間： 2013-07-06
上傳用戶：wangdean1101
近年來隨著用電設備對供電電源的性能和可靠性要求越來越高，不間斷供電系統(UPS)得到了廣泛應用。UPS模塊化并聯可實現大容量供電和冗余供電，是提高UPS容量和可靠性的一條重要途徑，因而被公認為當今逆變技術發展的重要方向之一。 本文主要致力于無輸出隔離變壓器的逆變器并聯系統環流特性及其并聯控制實現的研究。首先探討了基于電壓電流雙閉環控制的逆變器控制設計方法，在確定雙閉環控制逆變器閉環傳遞函數并了解其等效輸出阻抗特性的基礎上，建立了基于等效輸出阻抗的并聯系統模型分析其環流特性，并提出了一種新的基于有功功率和無功功率的逆變器并聯控制方案，包括：基準電壓相位和幅值的調整，PI控制參數設計，有功和無功功率計算，逆變輸出電壓同步鎖相等。此外本文還特別討論了雙閉環控制逆變器輸出電壓直流分量產生原因，提出了逆變器輸出電壓直流分量檢測與高精度數字調節方法，研究了雙閉環控制逆變器并聯系統直流環流產生原因及其檢測與抑制方法。最后通過實驗和實驗波形驗證本文所介紹的逆變器并聯控制方案的可行性。
上傳時間： 2013-04-24
上傳用戶：ljthhhhhh123
河北工業大學碩士學位論文 論文研究在 ARM920T硬件平臺以及Linux軟件平臺上， 通過構建完整的嵌入式Linux系統并移植多媒體播放器MPlayer，完成一款具有轉儲功能的MP4播放器。在這個過程中研究了Linux系統移植、探索了USB驅動程序、學習了文件系統的構建并完成了多媒體播 放器 MPlayer 的移植，最終實現了一款基于嵌入式 Linux 軟件平臺具有轉儲功能的 MP4 播放器，使得 MP4 播放器可以通過 USB 接口對可移動硬盤上的信息進行操作。通過該研究過程構建了嵌入式軟件系統，以實現更好的系統性能，最重要的是可以在實踐基礎上增加對系統移植和驅動開發理論的理解并積累豐富的系統移植經驗，以促進我們去理解軟件開 發項目及其與目標硬件移植和優化的關系。
上傳時間： 2013-07-08
上傳用戶：sclyutian
隨著二十一世紀的到來，人類進入了后PC時代。在這一階段，嵌入式技術得到了飛速發展和廣泛應用。目前，嵌入式技術及其產品已廣泛應用于智能家用電器、智能建筑、儀器儀表、通訊產品、工業控制、掌上型電腦、各種智能IC卡的應用等等。將嵌入式系統應用于多媒體移動終端，充分發揮了嵌入式系統的低功耗、集成度高、可擴充能力強等特點，可以達到集移動、語音、圖像等各種功能于一身的效果。基于以上背景，本文提出了一種基于嵌入式Linux的多媒體播放器設計方案。 本文首先詳細分析了ARM體系結構，研究了嵌入式Linux操作系統在ARM9微處理器的移植技術，包括交叉編譯環境的建立、引導裝載程序應用、移植嵌入式Linux內核及建立根文件系統，并且實現了嵌入式Linux到EP9315開發板的移植。 由于嵌入式系統本身硬件條件的限制，常用在PC機的圖形用戶界面GUI系統不適合在其上運行。為此，本文選擇了Qt/Embedded作為研究對象，在對其體系結構等方面進行研究基礎上，實現了Qt/Embedded到EP9315開發板的移植，完成了嵌入式圖形用戶界面開發，使得系統擁有良好的操作界面。 針對現今MP3文件格式廣泛流行的特點，本文設計了MP3播放器。在深入研究了MP3文件編碼原理的基礎上，詳細論述了播放器的設計過程，沒有使用硬件解碼方案，采用了軟件解碼，降低了系統開發成本：在視頻播放方面，本文實現了Linux系統下的通用媒體播放器——Mplayer到EP9315開發板的移植。通過對音頻數據輸出的研究，解決了Mplayer播放聲音不正常的問題，實現了一個集音樂和視頻播放于一體的嵌入式多媒體播放系統。 最后，總結了論文所做的工作，指出了嵌入式多媒體播放器所需要進一步解決和完善的問題。
上傳時間： 2013-04-24
上傳用戶：梧桐
通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同，因此設計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統的應用需求，具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上，重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法，節省了資源；加比選模塊使用全并行結構保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結構，大大提高了譯碼速度。在Xilinx ISE8.2i環境下，用VHDL硬件描述語言編寫程序，實現(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎上，擴展了Viterbi譯碼器的通用性，使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩定可靠。最后，使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析，仿真結果表明，在同等條件下，本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。
上傳時間： 2013-06-24
上傳用戶：myworkpost
