隨著信息時代的到來,用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經信道傳輸后,到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于它編解碼結構相對固定,性能強,不但可以糾正隨機差錯,而且對突發錯誤的糾錯能力也很強,被廣泛應用在數字通信、數據存儲系統中,以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義,而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構,本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構,其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理,使編解碼的數據吞吐量大為提高,同時延時更小。 本論文設計了C++仿真平臺,并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設計在滿足編解碼基本功能的基礎上,能夠實現數據的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現方面的研究成果,具有通用性、可移植性,有一定的理論及經濟價值。
上傳時間: 2013-04-24
上傳用戶:思琦琦
移動無線信道特性對移動通信系統性能具有重要影響,移動信道建模和仿真對移動通信系統的研發具有重要意義。因此,對移動信道建模與仿真進行研究,具有重要的理論意義和實際應用價值。 本文從無線電波的傳播特點出發,分析了無線電波的傳播模型和描述信道特性的主要參數,重點分析了移動小尺度衰落模型;結合無線電波傳輸環境的特點,研究了平坦衰落信道和頻率選擇性信道的特點,設計了基于FPGA的移動無線信道仿真器,同時給予了軟硬件驗證。 本文從衰落的數學模型角度研究了信道傳輸特性,以及各項參數對信道特性的影響。主要做了以下幾個方面的工作: 1.簡要介紹了無線電通信的發展史及信道建模與仿真的意義;論述了信道對無線信號主要的三類影響:自由空間的路徑損失、陰影衰落、多徑衰落;分析了無線通信傳播環境,移動無線通信信道仿真的基本模型,同時介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實現方法。 2.對移動無線信道特性進行了Matlab仿真,對仿真結果進行了對比分析,對影響信道特性的主要參數設置進行了分析仿真。 3.設計了一種基于FPGA的移動無線信道仿真器,并對實現該仿真器的關鍵技術和實現方法進行了分析。該信道仿真器能夠實時模擬窄帶信號條件下無線信道的主要特點,如多徑時延、多普勒頻移、瑞利衰落等,其主要的技術指標達到了設計要求。該模擬器結構簡單,參數可調,易于擴展,通用性強,可以部分或全部集成到處于研制階段的接收機中,以便于性能測試,也可應用于教學實踐。
上傳時間: 2013-04-24
上傳用戶:suxuan110425
MPEG-2是MPEG組織在1994年為了高級工業標準的圖象質量以及更高的傳輸率所提出的視頻編碼標準,其優秀性使之成為過去十年應用最為廣泛的標準,也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內容,建立系統級設計方案,設計FPGA原型芯片,并在FPGA系統中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現ASIC的前端設計。完成的主要工作包括以下幾個方面: 1.完成解碼系統的體系結構的設計,采用了自頂而下的設計方法,實現系統的功能單元的劃分;根據其視頻解碼的特點,確定解碼器的控制方式;把視頻數據分文幀內數據和幀間數據,實現兩種數據的并行解碼。 2.實現了具體模塊的設計:根據本文研究的要求,在比特流格式器模塊設計中提出了特有的解碼方式;在可變長模塊中的變長數據解碼采用組合邏輯外加查找表的方式實現,大大減少了變長數據解碼的時間;IQ、IDCT模塊采用流水的設計方法,減少數據計算的時間:運動補償模塊,針對模塊數據運算量大和訪問幀存儲器頻繁的特點,采用四個插值單元同時處理,增加像素緩沖器,充分利用并行性結構等方法來加快運動補償速度。 3.根據視頻解碼的參考軟件,通過解碼系統的仿真結果和軟件結果的比較來驗證模塊的功能正確性。最后用FPGA開發板實現了解碼系統的原型芯片驗證,取得了良好的解碼效果。 整個設計采用Verilog HDL語言描述,通過了現場可編程門陣列(FPGA)的原型驗證,并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經過實際視頻碼流測試,本文設計可以達到MPEG-2視頻主類主級的實時解碼的技術要求。
上傳時間: 2013-07-27
上傳用戶:ice_qi
MP3音樂是目前最為流行的音樂格式,因其音質、復雜度與壓縮比的完美折中,占據著廣闊的市場,不僅在互聯網上廣為流傳,而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象,在實時性、面積等約束條件下,研究MP3解碼電路的設計方法,實現FPGA原型芯片,研究MP3原型芯片的驗證方法。 論文的主要貢獻如下: (1)使用算法融合方法合并MP3解碼過程的相關步驟,以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊,可以減少一半的讀寫RAM操作;把IMDCT模塊內部的三個算法步驟融合在一起進行設計,可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中,采用流水線設計技術,設置寄存器把較長的組合邏輯路徑隔開,提高了電路的性能和可靠性;使用連續訪問公共緩存技術,合理規劃各計算子模塊的工作時序,將數據計算的時間隱藏在訪存過程中;充分利用頻率線的零值區特性,有效地減少數據計算量,加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路,完成功能仿真,以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺,實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5%,其中組合邏輯查找表ALUT為7189個,寄存器共有4024個,系統頻率可達69.6MHz,充分滿足了MP3解碼過程的實時性要求。實驗結果表明,MP3音頻解碼FPGA原型芯片可正常播放聲音,解碼音質良好。
上傳時間: 2013-07-01
上傳用戶:xymbian
隨著圖像處理技術和投影技術的不斷發展,人們對高沉浸感的虛擬現實場景提出了更高的要求,這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像,再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果,投影的屏幕往往被設計為柱面屏幕,甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化,而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。 一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中,要實現高臨感的多屏幕無縫拼接以及曲面組合顯示,顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術,實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機,它實時采集圖形服務器,或者PC的圖像信號,通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合,在處理完成后再送到顯示設備。 本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片,并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊,用于上電時對系統在圖像變化處理時所需參數進行傳遞,并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法,接著提出了系統的設計方案及模塊劃分,然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法,最后介紹了ARM處理器的接口及外圍電路的設計。
上傳時間: 2013-04-24
上傳用戶:ynsnjs
隨著數字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式,在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來,集成電路和數字通信技術飛速發展,FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片,在電子設計行業深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現對四路I/Q信號的調制,輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準,并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理,其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計,其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發,其中主要包括I2C接口實現,ASI到SPI的轉換,信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。
上傳時間: 2013-04-24
上傳用戶:sn2080395
視頻監控一直是人們關注的應用技術熱點之一,它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中,經常需要對多路視頻信號進行實時監控,如果每一路視頻信號都占用一個監視器屏幕,則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示,是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此,本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析,完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計;系統采用Xilinx公司的FPGA作為核心控制器,設計了視頻圖像畫面分割器的硬件電路,該電路在FPGA中,將數字電路集成在一起,電路結構簡潔,具有較好的穩定性和靈活性;在硬件電路平臺基礎上,以四路視頻圖像分割為例,完成了I2C總線接口模塊,異步FIFO模塊,有效視頻圖像數據提取模塊,圖像存儲控制模塊和圖像合成模塊的設計,首先,由攝像頭采集四路模擬視頻信號,經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后,根據畫面分割需要進行視頻圖像數據抽取,并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后,按照數字視頻圖像的數據格式,將四路視頻圖像合成一路編碼輸出,實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能,I2C總線對兩片視頻解碼器進行動態配置等方法,實現四路視頻圖像的輪流采集、存儲和圖像的合成,提高了系統集成度,并可根據系統需要修改設計和進一步擴展功能,同時提高了系統的靈活性。
上傳時間: 2013-04-24
上傳用戶:gundan
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐,它有諸多功能:芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出),電壓之間的轉換,對外圍芯片的驅動,完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法,依據可配置端口電路能實現的功能和工作原理,運用Cadence的設計軟件,結合華潤上華0.5μm的工藝庫,設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容: 1.基于端口電路信號寄存器的采集和輸出方式,本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7],并完成了Verilog XL和Hspiee的功能和時序仿真,且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制,對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點,設計了一款邊界掃描電路,并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講,有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能,為此本文采用二次函數輸出的電路結構來實現以上的功能,并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言,輸入端口的電壓通常是3.3V和5V,為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓,將端口電路設計成3.3V和5V兼容的電路,通過仿真性能上已完全達到這一要求。此外,在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路,這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內,具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明:在實現TTL高電平輸出時,最大的驅動電流達到170mA,而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8];同樣,在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比,在延時和面積以及功耗略大的情況下,本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能,且驅動能力更加強大。
上傳時間: 2013-07-20
上傳用戶:頂得柱
本文將高效數字調制方式QAM和軟件無線電技術相結合,在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。 論文對16QAM軟件實現的基礎理論,帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析;深入研究了軟件無線電核心技術數字下變頻原理和其實現結構;對CIC、半帶等高效數字濾波器原理結構和性能作了研究;16QAM調制和解調系統設計采用自項向下設計思想;采用硬件描述語言VerilogHDL在EDA工具QuartusII環境下實現代碼輸入;對系統調試采用了算法仿真和在系統實測調試相結合方法。 論文首先對16QAM調制解調算法進行系統級仿真,并對實現的各模塊的可行性仿真驗證,在此基礎上,完成了調制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內插、低通濾波以及FPGA和AD9857接口等模塊;解調器主要完成帶通采樣、16倍CIC抽取濾波,升余弦滾降濾波,以及16QAM解碼等模塊,實現了16QAM調制器;給出了中頻信號時域測試波形和頻譜圖。本系統在200KHz帶寬下實現了512Kbps的高速數據數率傳輸。論文還對增強型數字鎖相環EPLL的實現結構進行了研究和性能分析。
上傳時間: 2013-07-10
上傳用戶:kennyplds
在數字電視系統中,MPEG-2編碼復用器是系統傳輸的核心環節,所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前,只有少數公司掌握復用器的核心算法技術,能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率,保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間,市場潛力巨大,因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術:PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現方法,并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復用器整體功能進行詳細分析,并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法,并根據FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺,并用c語言實現了SDT表的提取與重構算法,在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了.ASI接口,主要分析了位同步的實現過程,實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口,提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計,并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分,硬件平臺及接口采用Verilog語言實現,PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活,且軟件設計與硬件設計可同時進行,極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器,經測試達到了預期的性能和技術指標。
上傳時間: 2013-08-03
上傳用戶:gdgzhym