亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

可穿戴傳感器

  • 基于FPGA的調(diào)制解調(diào)器的研究和設(shè)計(jì).rar

    當(dāng)今電子系統(tǒng)的設(shè)計(jì)是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計(jì),基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計(jì)是以知識(shí)產(chǎn)權(quán)核(IPCore)為基礎(chǔ),以硬件描述語(yǔ)言為主要設(shè)計(jì)手段,借助以計(jì)算機(jī)為平臺(tái)的EDA工具進(jìn)行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上,給出了SOPC技術(shù)開(kāi)發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計(jì)軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開(kāi)發(fā)軟件進(jìn)行SOPC(System On a Programmable Chip)設(shè)計(jì)流程后,依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實(shí)現(xiàn)方案,模塊化的設(shè)計(jì)方法大大縮短了調(diào)制解調(diào)器的開(kāi)發(fā)周期。 在SOPC技術(shù)開(kāi)發(fā)調(diào)制解調(diào)器的過(guò)程中,用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫(kù)中的圖形模塊(Block)進(jìn)行系統(tǒng)建模,在Simulink中仿真通過(guò)后,利用DSP Builder將Simulink的模型文件(.mdl)轉(zhuǎn)化成通用的硬件描述語(yǔ)言VHDL文件,從而避免了VHDL語(yǔ)言手動(dòng)編寫系統(tǒng)的煩瑣過(guò)程,將精力集中于算法的優(yōu)化上。 基于DSP Builder的開(kāi)發(fā)功能,調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core,進(jìn)一步提高了開(kāi)發(fā)效率。 在進(jìn)行編譯、仿真調(diào)試成功后,經(jīng)過(guò)QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實(shí)現(xiàn)方案。

    標(biāo)簽: FPGA 調(diào)制解調(diào)器

    上傳時(shí)間: 2013-06-24

    上傳用戶:liuchee

  • 基于FPGA的三相逆變器并聯(lián)技術(shù)研究.rar

    交流電源供電方式正在由集中式向分布式、全功能式發(fā)展,而實(shí)現(xiàn)分布式電源的核心就是模塊的并聯(lián)技術(shù)。多臺(tái)逆變器并聯(lián)可以實(shí)現(xiàn)大容量供電和冗余供電,可大大提高系統(tǒng)的靈活性,使電源系統(tǒng)的體積重量大為降低,同時(shí)其主開(kāi)關(guān)器件的電流應(yīng)力也可大大減少,從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯(lián)技術(shù)。 本文首先對(duì)電壓、電流雙閉環(huán)逆變器控制系統(tǒng)進(jìn)行了研究。通過(guò)對(duì)傳遞函數(shù)的分析,得到了基于等效輸出阻抗的雙閉環(huán)控制的逆變器并聯(lián)系統(tǒng)模型。在分析逆變器模型的基礎(chǔ)上設(shè)計(jì)了各控制器參數(shù),并通過(guò)MATLAB仿真進(jìn)行了驗(yàn)證。根據(jù)上述模型,分析了逆變器并聯(lián)的環(huán)流特性,以及基于有功和無(wú)功功率的并聯(lián)控制方案。 隨著電子技術(shù)的不斷發(fā)展,F(xiàn)PGA技術(shù)正在越來(lái)越多地用于工程實(shí)踐中。本文在研究SPWM控制技術(shù)的基礎(chǔ)上,應(yīng)用FPGA芯片EP1C12Q240C8實(shí)現(xiàn)了SPWM數(shù)字控制器,用于多模塊逆變器并聯(lián)控制系統(tǒng)。文中給出了仿真結(jié)果和芯片的測(cè)試結(jié)果。 基于FPGA的三相逆變器并聯(lián)數(shù)字控制器的研究具有現(xiàn)實(shí)意義,設(shè)計(jì)具有創(chuàng)新性。仿真和芯片的初步測(cè)試結(jié)果表明:本文設(shè)計(jì)的基于FPGA的逆變器并聯(lián)數(shù)字控制器能夠滿足逆變器并聯(lián)系統(tǒng)的要求。

    標(biāo)簽: FPGA 三相逆變器 并聯(lián)

    上傳時(shí)間: 2013-08-05

    上傳用戶:huangzr5

  • 基于FPGA的OFDM調(diào)制解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn).rar

    正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù),具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn),適合無(wú)線通信的高速化、寬帶化及移動(dòng)化的需求,將成為下一代無(wú)線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對(duì)OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析,指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢(shì);然后針對(duì)OFDM中的信道估計(jì)技術(shù),深入分析了基于FFT級(jí)聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論,在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法,并利用Matlab做了相應(yīng)的仿真比較,驗(yàn)證了它們的有效性。 而后,在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺(tái)。在此平臺(tái)上,對(duì)OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真,并給出了數(shù)據(jù)曲線,通過(guò)分析結(jié)果可正確評(píng)價(jià)OFDM系統(tǒng)在多個(gè)方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求,設(shè)定了合理的參數(shù);然后從調(diào)制器和解調(diào)器的具體組成模塊入手,對(duì)串/并轉(zhuǎn)換,QPSK映射,過(guò)采樣處理,插入導(dǎo)頻,添加循環(huán)前綴,IFFT/FFT,幀同步檢測(cè)等各個(gè)模塊進(jìn)行硬件設(shè)計(jì),詳細(xì)介紹了各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)過(guò)程,并給出了相應(yīng)的仿真波形和參數(shù)說(shuō)明。其中,針對(duì)定點(diǎn)運(yùn)算的局限性,為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式,參與傅立葉反變換和傅立葉變換的運(yùn)算,在系統(tǒng)參數(shù)允許的范圍內(nèi),充分利用了有限資源,提高了系統(tǒng)運(yùn)算精度;然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn),針對(duì)原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時(shí)間過(guò)多,資源占用較大的問(wèn)題,提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案,使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn),結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù),對(duì)整個(gè)OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析,證明了設(shè)計(jì)的可行性。 綜上所述,本文完成了一個(gè)基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。

    標(biāo)簽: FPGA OFDM 調(diào)制解調(diào)器

    上傳時(shí)間: 2013-07-25

    上傳用戶:14786697487

  • 基于FPGA的出租車計(jì)費(fèi)器設(shè)計(jì).rar

    本文介紹了一種采用單片F(xiàn)PGA 芯片進(jìn)行出租車計(jì)費(fèi)器的設(shè)計(jì)方法,主要闡述如何使用新興的EDA 器件取代傳統(tǒng)的電子設(shè)計(jì)方法,利用FPGA 的可編程性,簡(jiǎn)潔而又多變的設(shè)計(jì)方法,縮短了研發(fā)周期,同時(shí)使出租車計(jì)費(fèi)器體積更小功能更強(qiáng)大。本設(shè)計(jì)不僅實(shí)現(xiàn)了出租車計(jì)費(fèi)器所需的一些基本功能,同時(shí)考慮到出租車行業(yè)的一些特殊性,更注重了把一些新的思路加入到設(shè)計(jì)中。主要包括采用了FPGA 芯片,使用VHDL 語(yǔ)言進(jìn)行編程,使其具有了更強(qiáng)的移植性,更加利于產(chǎn)品升級(jí);利用LCD 液晶顯示取代了傳統(tǒng)的LED顯示,使其在顯示時(shí)更靈活多變,可以按需要改變顯示內(nèi)容而不拘泥于硬件; 靈活的計(jì)價(jià)標(biāo)準(zhǔn)設(shè)定使得油價(jià)波動(dòng)等成本因數(shù)和出租車價(jià)格聯(lián)動(dòng)成為可能; 同時(shí)也增加了統(tǒng)計(jì)功能、密碼設(shè)定、超速警報(bào)、路橋費(fèi)等新的功能使得本設(shè)計(jì)更加具有實(shí)用價(jià)值。

    標(biāo)簽: FPGA 出租車計(jì)費(fèi)器

    上傳時(shí)間: 2013-05-25

    上傳用戶:wyc199288

  • 基于51單片機(jī)超聲波測(cè)距器設(shè)計(jì).rar

    基于51單片機(jī)超聲波測(cè)距器設(shè)計(jì),可以應(yīng)用于汽車倒車、建筑施工工地以及一些工業(yè)現(xiàn)場(chǎng)的位置監(jiān)控,也可用于如液位、井深、管道長(zhǎng)度的測(cè)量等場(chǎng)合。要求測(cè)量范圍在0.10-3.00m,測(cè)量精度1cm,測(cè)量時(shí)與被測(cè)物體無(wú)直接接觸,能夠清晰穩(wěn)定地顯示測(cè)量結(jié)果。

    標(biāo)簽: 51單片機(jī) 超聲波測(cè)距

    上傳時(shí)間: 2013-04-24

    上傳用戶:squershop

  • 高速AD轉(zhuǎn)換器AD7654與單片機(jī)接口電路設(shè)計(jì)

    模/數(shù)轉(zhuǎn)換是現(xiàn)代測(cè)控電路中非常重要的環(huán)節(jié),它有并行和串行兩種數(shù)據(jù)輸出形式。目前,模/數(shù)轉(zhuǎn)換器ADC已被做成大規(guī)模集成電路,并有多種型號(hào)和種類可供選擇。本文介紹了AD7654的性能特點(diǎn),并設(shè)計(jì)了AD76

    標(biāo)簽: 7654 AD 高速AD轉(zhuǎn)換器 單片機(jī)接口

    上傳時(shí)間: 2013-07-18

    上傳用戶:sssnaxie

  • 基于MCS 51單片機(jī)的PLC仿真器

    可編程控制器PLC以抗擾性強(qiáng)、可靠性高和編程靈活等特點(diǎn)在工業(yè)上得到廣泛應(yīng)用,為了優(yōu)化PLC系統(tǒng)設(shè)計(jì),介紹一種基于MCS.51單片機(jī)的PLC仿真器,并給出了硬、軟件設(shè)計(jì)與實(shí)現(xiàn)方法。編程設(shè)計(jì)主要包括監(jiān)控主

    標(biāo)簽: MCS PLC 51單片機(jī) 仿真器

    上傳時(shí)間: 2013-07-07

    上傳用戶:yzhl1988

  • 傳輸流復(fù)用器的FPGA建模與實(shí)現(xiàn)

    數(shù)字電視近年來(lái)飛速發(fā)展,它最終取代模擬電視是一個(gè)必然趨勢(shì)。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來(lái)了電子系統(tǒng)設(shè)計(jì)的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中,研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實(shí)現(xiàn),以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景,概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù),以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢(shì)。然后介紹了數(shù)字電視系統(tǒng)中的重要標(biāo)準(zhǔn)MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu),并且從理論上闡述了復(fù)用器設(shè)計(jì)的關(guān)鍵技術(shù):PSI重組和PCR調(diào)整。接著詳細(xì)說(shuō)明了如何運(yùn)用創(chuàng)新思路,采用獨(dú)特的硬件架構(gòu)在一片F(xiàn)PGA上實(shí)現(xiàn)整個(gè)復(fù)用器的軟件和硬件系統(tǒng)的方案,并且舉例說(shuō)明了復(fù)用器硬件邏輯設(shè)計(jì)中所運(yùn)用的幾個(gè)FPGA設(shè)計(jì)技巧。最后對(duì)本文進(jìn)行總結(jié),并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來(lái)發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計(jì)方案,將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上,并且將FPGA設(shè)計(jì)技巧運(yùn)用于復(fù)用器的硬件邏輯設(shè)計(jì)中。整個(gè)設(shè)計(jì)方案不但簡(jiǎn)化了系統(tǒng)設(shè)計(jì),而且實(shí)現(xiàn)了穩(wěn)定,高速,低成本,可擴(kuò)展性強(qiáng)的復(fù)用器系統(tǒng)。

    標(biāo)簽: FPGA 傳輸流 復(fù)用器 建模

    上傳時(shí)間: 2013-06-02

    上傳用戶:gtzj

  • 圖象壓縮系統(tǒng)中熵編解碼器的FPGA設(shè)計(jì)及實(shí)現(xiàn)

    隨著移動(dòng)終端、多媒體、Internet網(wǎng)絡(luò)、通信,圖像掃描技術(shù)的發(fā)展,以及人們對(duì)圖象分辨率,質(zhì)量要求的不斷提高,用軟件壓縮難以達(dá)到實(shí)時(shí)性要求,而且會(huì)帶來(lái)因傳輸大量原始圖象數(shù)據(jù)帶來(lái)的帶寬要求,因此采用硬件實(shí)現(xiàn)圖象壓縮已成為一種必然趨勢(shì)。而熵編碼單元作為圖像變換,量化后的處理環(huán)節(jié),是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實(shí)現(xiàn),具有廣闊的應(yīng)用背景。本文以星載視頻圖像壓縮的硬件實(shí)現(xiàn)項(xiàng)目為背景,對(duì)熵編碼器和解碼器的硬件實(shí)現(xiàn)進(jìn)行探討,給出了并行熵編碼和解碼器的實(shí)現(xiàn)方案。熵編解碼器中的難點(diǎn)是huffman編解碼器的實(shí)現(xiàn)。在設(shè)計(jì)并行huffman編碼方案時(shí)通過(guò)改善Huffman編碼器中變長(zhǎng)碼流向定長(zhǎng)碼流轉(zhuǎn)換時(shí)的控制邏輯,避免了因數(shù)據(jù)處理不及時(shí)造成數(shù)據(jù)丟失的可能性,從而保證了編碼的正確性。而在實(shí)現(xiàn)并行的huffman解碼器時(shí),解碼算法充分利用了規(guī)則化碼書帶來(lái)的碼字的單調(diào)性,及在特定長(zhǎng)度碼字集內(nèi)碼字變化的連續(xù)性,將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運(yùn)算,提高了存儲(chǔ)器的利用率、系統(tǒng)的解碼效率和速度。在實(shí)現(xiàn)并行huffman編碼的基礎(chǔ)上,結(jié)合針對(duì)DC子帶的預(yù)測(cè)編碼,針對(duì)直流子帶的游程編碼,能夠?qū)D像壓縮系統(tǒng)中經(jīng)過(guò)DWT變換,量化,掃描后的數(shù)據(jù)進(jìn)行正確的編碼。同時(shí),在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊,進(jìn)一步處理。在本文介紹的設(shè)計(jì)方案中,按照自頂向下的設(shè)計(jì)方法,對(duì)星載圖像壓縮系統(tǒng)中的熵編解碼器進(jìn)行分析,進(jìn)而進(jìn)行邏輯功能分割及模塊劃分,然后分別實(shí)現(xiàn)各子模塊,并最終完成整個(gè)系統(tǒng)。在設(shè)計(jì)過(guò)程中,用高級(jí)硬件描述語(yǔ)言verilogHDL進(jìn)行RTL級(jí)描述。利用了Altera公司的QuartusII開(kāi)發(fā)平臺(tái)進(jìn)行設(shè)計(jì)輸入、編譯、仿真,同時(shí)還采用modelsim仿真工具和symplicity的綜合工具,驗(yàn)證了設(shè)計(jì)的正確性。通過(guò)系統(tǒng)波形仿真和下板驗(yàn)證熵編碼器最高頻率可以達(dá)到127M,在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M,吞吐量可達(dá)到2500Mbps,也能滿足性能要求。仿真驗(yàn)證的結(jié)果表明:設(shè)計(jì)能夠滿足性能要求,并具有一定的使用價(jià)值。

    標(biāo)簽: FPGA 圖象壓縮

    上傳時(shí)間: 2013-05-19

    上傳用戶:吳之波123

  • MIMO-GMC系統(tǒng)中Turbo譯碼器的設(shè)計(jì)及FPGA實(shí)現(xiàn)

    Turbo碼是一類并行級(jí)聯(lián)的系統(tǒng)卷積碼,它是在綜合級(jí)聯(lián)碼、最大后驗(yàn)概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過(guò)對(duì)編碼器結(jié)構(gòu)的巧妙設(shè)計(jì),多個(gè)子碼通過(guò)交織器隔離進(jìn)行并行級(jí)聯(lián)編碼輸出,增大了碼距。譯碼器則以類似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流,從而獲得卓越的糾錯(cuò)能力。計(jì)算機(jī)仿真表明,Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越,而且具有很強(qiáng)的抗衰落、抗干擾能力,當(dāng)交織長(zhǎng)度足夠長(zhǎng)時(shí),其糾錯(cuò)性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray),即現(xiàn)場(chǎng)可編程門陣列,是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計(jì)周期短、投資小、靈活性強(qiáng)等優(yōu)點(diǎn),逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的理想選擇。 本論文以東南大學(xué)移動(dòng)通信實(shí)驗(yàn)室B3G課題組提出的“支持多天線的廣義多載波無(wú)線傳輸技術(shù)”(MIMO-GMC)為背景,分析了Turbo譯碼算法,并針對(duì)MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測(cè)譯碼迭代的特點(diǎn),完成了采用滑動(dòng)窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計(jì)。整個(gè)譯碼器模塊的設(shè)計(jì)采用Verilog語(yǔ)言描述,并在VirtexⅡPro系列FPGA芯片上實(shí)現(xiàn)。

    標(biāo)簽: MIMO-GMC Turbo FPGA

    上傳時(shí)間: 2013-04-24

    上傳用戶:shanml

主站蜘蛛池模板: 朔州市| 大安市| 平陆县| 五原县| 伊宁市| 廉江市| 利川市| 尚义县| 巫山县| 交口县| 游戏| 彝良县| 邢台市| 当雄县| 赞皇县| 通许县| 静海县| 苍梧县| 大新县| 宁国市| 阆中市| 屏边| 正定县| 普洱| 汉川市| 大理市| 西吉县| 鄂伦春自治旗| 虹口区| 恭城| 成都市| 长垣县| 泊头市| 泽普县| 佛教| 黎平县| 桓仁| 民乐县| 西华县| 六枝特区| 精河县|