本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲器結(jié)構(gòu)設計，實現(xiàn)了ARMLinux系統(tǒng)的軟件設計，包括觸摸屏控制、LCD顯示、正弦插值算法設計以及各種顯示算法設計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數(shù)據(jù)進行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設計方法，以及基于ARMLinux操作系統(tǒng)的設備驅(qū)動程序設計和應用程序設計。 硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號轉(zhuǎn)換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號，再將這四路數(shù)據(jù)分別存儲到4個FIFO中，然后再對這4個FIFO中的數(shù)據(jù)拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統(tǒng)的總線上，實現(xiàn)了ARM和FPGA共享存儲器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設計方面，我們通過使FIFO的數(shù)據(jù)存儲時鐘降低為標準狀態(tài)下的1/n實現(xiàn)數(shù)據(jù)采集頻率降為標準狀態(tài)的1/n，從而實現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺上設計實現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動程序設計、LCD驅(qū)動程序移植、自定義的FPGA模塊驅(qū)動程序設計、LCD顯示程序設計、多線程的應用程序設計。應用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結(jié)構(gòu)可擴展性強，可以在此基礎上實現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。
標簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時間： 2013-07-04
上傳用戶：林魚2016
隨著微電子技術和電力電子技術的飛速發(fā)展，運動控制系統(tǒng)正朝著通用化、智能化、微型化的方向發(fā)展。目前，以數(shù)字信號處理器（DSP）和現(xiàn)場可編程門陣列（FPGA）為核心的運動控制卡已成為運動控制器的發(fā)展主流。它可方便地以插卡形式嵌入PC機，將PC機強大的信息處理能力和開放式特點與運動控制卡的運動控制能力相結(jié)合，具有信息處理能力強、開放程度高、運動控制方便、通用性好的特點。因此，本文通過對運動控制技術的深入研究，開發(fā)了一款以DSP和FPGA為主控單元、基于PCI總線的運動控制卡。 首先，設計了運動控制卡硬件電路，對控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號采集電路、通用I/O接口電路等實現(xiàn)方法進行了詳細討論。 為提高控制卡的硬件集成度和可靠性，通過對FPGA的編程設計，在FPGA中實現(xiàn)了PCI總線目標設備接口控制器、雙端口RAM、DDA精插補電路、DAC接口電路、編碼器信號處理電路和數(shù)字I/O信號處理電路。 基于改進的數(shù)字PID控制器和前饋控制，設計開發(fā)了運動控制卡的位置閉環(huán)伺服控制器，并整定了控制器參數(shù)，獲得良好的伺服控制特性。 最后，采用WinDriver開發(fā)了控制卡的驅(qū)動程序，并詳細介紹了驅(qū)動程序的開發(fā)流程。
上傳時間： 2013-08-01
上傳用戶：00.00
現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風險低和現(xiàn)場可靈活配置等優(yōu)點,可以在更短的時間實現(xiàn)更復雜的功能,使得基于FPGA的開發(fā)平臺的研究成為工業(yè)界和學術界日益關注的問題.基于FPGA的高集成度、高可靠性,可將整個設計系統(tǒng)下載于同一芯片中,實現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應用日益廣泛.在國外,FPGA技術發(fā)展與應用已達到相當高的程度;而在國內(nèi),FPGA技術發(fā)展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發(fā)平臺的設計思路,研制了一種FPGA快速實驗開發(fā)裝置,對研制過程中遇到的軟、硬件問題加以歸納總結(jié),提高了系統(tǒng)運行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機ISA總線,基于FLEX10K的圖像點陣型LCD、PC機PCI總線接口中.最后通過一個通用實驗裝置系統(tǒng)的設計和實現(xiàn),綜合上述應用,介紹了FPGA實驗系統(tǒng)的軟件開發(fā)環(huán)境,實現(xiàn)了基于FGPA的交通信號燈邏輯控制和電子鐘,研究了FPGA技術在通用接口控制器設計中的應用.
標簽： FPGA 現(xiàn)場可編程 應用研究 邏輯門
上傳時間： 2013-04-24
上傳用戶：龍飛艇
高端濕熱環(huán)境試驗箱的溫濕度控制器有著如下特點：①、人機接口模塊大多采用彩色液晶屏和觸摸屏；②、控制器存儲容量大，可存儲大量溫濕度數(shù)據(jù)；⑧、溫濕度數(shù)據(jù)測量精度高；④、溫濕度控制精度高，具有自調(diào)整能力，可根據(jù)試驗條件的變化調(diào)節(jié)控制器內(nèi)部參數(shù)。⑤、輔助功能多，如RS232串口通訊、USB通訊、以太網(wǎng)通訊等，方便和PC機的連接。此種類型的溫濕度控制器國內(nèi)生產(chǎn)較少。 本文在綜述國內(nèi)溫濕度控制技術的基礎上，提出了基于ARM9芯片的高性能溫濕度控制的設計方法。本文主要針對以下幾個方面進行了研究：研究試驗箱內(nèi)熱力學過程并建立溫濕度控制系統(tǒng)的簡化數(shù)學模型；分析溫濕度控制箱的控制方法，選擇合理的溫濕度測量方案，提出了減少誤差的方法；分析溫濕度控制器的功能需求，完成了基于ARM的溫濕度控制器的硬件設計和調(diào)試；選擇了溫濕度控制系統(tǒng)的控制算法，并在設計的硬件平臺上實現(xiàn)；最后對控制效果進行了試驗分析。 本論文各章節(jié)主要內(nèi)容概述如下： 第1章綜述了濕熱環(huán)境試驗設備技術和嵌入式系統(tǒng)技術進展，提出了課題的研究內(nèi)容、難點和創(chuàng)新點。 第2章分析了濕熱環(huán)境試驗箱溫濕度控制的控制算法，分析了被控空氣的熱力學過程，得出簡化數(shù)學模型。 第3章對溫度、濕度測量系統(tǒng)及其誤差消除方法進行分析，提出基于AD7711的高精度溫濕度測量方案。 第4章分析溫濕度控制器的需求，完成溫濕度控制器硬件平臺的設計。 第5章研究溫濕度控制系統(tǒng)的控制算法，在硬件平臺上實現(xiàn)PID繼電自整定算法。 第6章對溫濕度控制的實際控制效果進行試驗分析。 第7章總結(jié)與展望。
上傳時間： 2013-04-24
上傳用戶：bjgaofei
隨著我國經(jīng)濟建設的快速發(fā)展，人們的生活消費水平也越來越高，對餐飲業(yè)的服務質(zhì)量和服務方式也不斷地提出新的要求。基于計算機處理和無線通信技術的餐飲服務系統(tǒng)應運而生，本文就基于ARM9的無線餐飲服務終端系統(tǒng)進行了研究和開發(fā)，通過對終端的操作，實現(xiàn)無線點菜功能。 在參考閱讀了大量信息資料的基礎上，確定了以嵌入式系統(tǒng)為終端、基于微功率短距離無線通信技術進行無線通信的整體設計方案。嵌入式系統(tǒng)成本低、體積小、功耗低且可靠性高，是開發(fā)餐飲服務終端系統(tǒng)的絕佳選擇，而微功率短距離無線通信技術開發(fā)容易，成本低廉。所以本課題選擇ARM嵌入式開發(fā)板和短距離RF無線數(shù)據(jù)傳輸模塊作為開發(fā)餐飲服務終端的硬件。 本文配置了適合嵌入式系統(tǒng)開發(fā)的交叉編譯環(huán)境，在此環(huán)境下，通過對系統(tǒng)引導程序的配置、對Linux內(nèi)核的裁減和對root文件系統(tǒng)的定制，開發(fā)了基于本平臺的嵌入式Linux操作系統(tǒng)；用C語言編寫了基于無線數(shù)據(jù)傳輸模塊的無線通信應用程序，通過數(shù)據(jù)發(fā)送和數(shù)據(jù)接收，實現(xiàn)了點菜數(shù)據(jù)在餐飲服務終端和服務器之間的無線傳輸；設計了點菜終端的圖形用戶界面，操作者可在此界面上進行點菜操作，實現(xiàn)點菜功能。 在開發(fā)過程中，對Linux操作系統(tǒng)的內(nèi)核源碼、運行和管理機制進行了深入研究，就啟動代碼的更改和內(nèi)核的裁減進行了探討和開發(fā)；應用程序采用共享內(nèi)存的Linux多線程技術進行功能處理，就線程管理問題的進行了分析探討。
標簽： ARM 無線 服務 終端系統(tǒng)
上傳時間： 2013-06-12
上傳用戶：壞壞的華仔
進入20世紀90年代后，隨著全球信息化、智能化、網(wǎng)絡化的發(fā)展，嵌入式系統(tǒng)技術獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點之_是其所具有的目的性或針對性，即每一套嵌入式系統(tǒng)的開發(fā)設計都有其特殊的應用場合與特定功能，這也是嵌入式系統(tǒng)與通剛的計算機系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設計的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應用系統(tǒng)硬件上和軟件上的靈活性，就可以用最低的成本，最少的時間，快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴展功能嵌入式系統(tǒng)平臺，并完成了系統(tǒng)的硬件設計和PCI(Peripheral Component Interconnect)橋的固件設計。設計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發(fā)了系統(tǒng)的硬件部分。在整個硬件開發(fā)環(huán)節(jié)中，充分采用高速PCB(Printed Circuit Board)的設計原則，并進行全面的電路仿真試驗，保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點，并充分考慮到用戶的需要，擴展了多種常用的外部設備接口以及藍牙無線接口等，為將米各種可能的應用提供了完善的硬件基礎。概括總結(jié)起來本文具體工作如下： 1．完全自主設計了具有高擴展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應用開發(fā)平臺?；谠撚布脚_，可以實現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應剛而無需對硬什系統(tǒng)作出大的改變，如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關、以太網(wǎng)關、各種工業(yè)控制應用等。并在具體的設計實踐中，總結(jié)出了嵌入式系統(tǒng)硬件平臺的設計原則及設計方法。 2．完成了基于CPLD的PCI橋接芯片的同什設計，在ARM硬件平臺上成功擴展了PCI設備，成功解決了ARM處理器和PCI從設備之間通訊的問題。 3．完成了對所開發(fā)的嵌入式系統(tǒng)硬件平臺的測試工作，完成了基于AT89C51的PCI測試卡軟硬件設計?；诖藴y試卡，可以實現(xiàn)對系統(tǒng)中的PCI通訊功能進行有效測試，以保證整個硬件系統(tǒng)正常、高效、穩(wěn)定地運行。本系統(tǒng)的設計完成，使其可以作為嵌入式應用的二次開發(fā)或?qū)嶒炂脚_，用于工業(yè)產(chǎn)品開發(fā)及高校相關專業(yè)的實踐教學。
標簽： CPLD ARM 擴展 嵌入式系統(tǒng)設計
上傳時間： 2013-05-22
上傳用戶：sztfjm
嵌入式系統(tǒng)是一種將底層硬件、實時操作系統(tǒng)和應用軟件相結(jié)合的專用計算機系統(tǒng)，在經(jīng)濟社會和人們的日常生活中得到了越來越廣泛的應用。嵌入式系統(tǒng)的研究與開發(fā)已成為現(xiàn)代電子領域的重要研究方向之一。嵌入式實時操作系統(tǒng)是嵌入式系統(tǒng)應用軟件開發(fā)的支撐平臺，網(wǎng)絡化是主要趨勢之一。 μC/OS-Ⅱ作為一種新興的嵌入式實時操作系統(tǒng)，以其免費公開源碼、面向中小型應用、可搶占、多任務以及較好的移植性等突出特點，在各類嵌入式設備中得到廣泛應用。然而，μC/OS-Ⅱ內(nèi)核中不支持TCP/IP協(xié)議棧，因而無法適應嵌入式設備網(wǎng)絡化的需要。本文的主要目標是：在計算資源嚴重受限的條件下，研究使嵌入式系統(tǒng)支持TCP/IP協(xié)議的策略及其實現(xiàn)方法。 本課題以實驗室現(xiàn)有的Samsung S3C44BOX芯片為核心的ARM開發(fā)板作為硬件平臺，分析了ARM7TDM[內(nèi)核的特點及S3C44BOX的結(jié)構(gòu)。在詳細分析實時操作系統(tǒng)μC/OS-Ⅱ及其內(nèi)核原理的基礎上對其進行適當?shù)母倪M并成功移植到ARM硬件平臺上。針對μC/OS-Ⅱ內(nèi)核不支持TCP/IP協(xié)議棧的問題，引進了嵌入式TCP/IP協(xié)議uIP，將其應用到μC/OS-Ⅱ上，成為μC/OS-Ⅱ的網(wǎng)絡服務模塊，實現(xiàn)了對μC/OS-Ⅱ的網(wǎng)絡功能的擴充，并在uIP基礎上編寫了相關的網(wǎng)絡驅(qū)動程序。最后，本課題設計了基于HTTP協(xié)議的嵌入式Web服務器和基于TFTP協(xié)議的遠程文件傳輸，從而使網(wǎng)絡遠程監(jiān)控測量和在線程序的更新下載成為現(xiàn)實。 本課題經(jīng)過數(shù)月的軟硬件的設計和調(diào)試，已實現(xiàn)了最初的設計目標。測試結(jié)果表明：移植到ARM處理器上的μC/OS-Ⅱ內(nèi)核可以成功實現(xiàn)對任務的調(diào)度；對μC/OS-Ⅱ內(nèi)核擴充的TCP/IP協(xié)議——uIP可正常運行：嵌入式Web服務器和遠、程文件傳輸在實驗室局域網(wǎng)中的穩(wěn)定運行，更加證明了本課題的成功性。
標簽： TCPIP ARM 協(xié)議 網(wǎng)絡測控
上傳時間： 2013-05-17
上傳用戶：LSPSL
力天電子LPC210X例程代碼 力天電子 LPC210X 例程
上傳時間： 2013-06-28
上傳用戶：songyue1991
隨著集成電路頻率的提高和多核時代的到來，傳統(tǒng)的高速電互連技術面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優(yōu)勢，成為未來電互連的理想替代者，也成為科學研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設計，鏈路層功能包括了協(xié)議原語設計，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設計，流量控制機制設計，協(xié)議通道初始化設計，錯誤檢測機制設計和空閑字符產(chǎn)生、時鐘補償方式設計；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術實現(xiàn)了定制協(xié)議的單通道模式。重點是數(shù)據(jù)鏈路層的實現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權)——RocketIO來實現(xiàn)。實現(xiàn)的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程，使用的設計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對實現(xiàn)的協(xié)議進行了軟件仿真和上扳測試，訪真和測試結(jié)果表明，實現(xiàn)的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統(tǒng)初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好，表明對物理層IP的定制是成功的。
上傳時間： 2013-06-28
上傳用戶：guh000
可編程邏輯芯片特別是現(xiàn)場可編程門陣列(Field-Programmable Gate Array，F(xiàn)PGA)芯片的快速發(fā)展，使得新的芯片能夠根據(jù)具體應用動態(tài)地調(diào)整結(jié)構(gòu)以獲得更好的性能，這類芯片稱為動態(tài)可重構(gòu)FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用這類芯片構(gòu)建的可重構(gòu)系統(tǒng)在實際應用前還有許多問題需要解決。一個基本的問題就是動態(tài)可重構(gòu)FPGA芯片中的可重構(gòu)功能單元(Reconfigurable Functional Unit，RFU)的模塊布局問題和模塊間的布線問題。 本文從基本的FPGA芯片結(jié)構(gòu)和CAD算法談起，介紹了可重構(gòu)計算的概念，建立了可重構(gòu)計算系統(tǒng)模型和動態(tài)可重構(gòu)FPGA芯片模型，在此模型上提出一個基于劃分和時延驅(qū)動的在線布局算法，和一個基于Pathfinder協(xié)商擁塞算法的布線算法，來解決動態(tài)可重構(gòu)FPGA芯片的布局和布線問題。由硬件描述語言(Hardware Description Language，HDL)描述的電路首先被劃分成有限數(shù)目的層，然后將這些電路層布局到芯片的每一層，同時確保關鍵路徑的時延最小。實驗結(jié)果表明，布局算法與傳統(tǒng)的布局算法(或者文獻[37]中的算法)相比，在時延上平均減少27％，在線長上平均減少34％(或者11％)，在運行時間上平均減少42％(或者97％)。布線算法與傳統(tǒng)的布線算法相比，能夠?qū)⒕€長降低26％，將水平通道寬度降低27％，顯示出較高的性能。
標簽： FPGA 動態(tài)可重構(gòu) 布局布線 算法研究
上傳時間： 2013-05-24
上傳用戶：Neoemily
