課題分析了目前國內外減搖鰭控制技術的發展與現狀，重點講述了基于ARM處理器的減搖鰭控制器的功能設計與實現方案。 減搖鰭是一種由微機控制的自動化程度很高的船舶減搖裝置。減搖鰭控制系統根據人為輸入的信號和來自鰭本身的反饋信號，及時輸出不同的控制指令，控制鰭轉動到期望的角度，達到減小船舶橫搖的目的。但目前大多數的減搖鰭控制器使用單片機作為主處理器或者以工控機為基礎開發而來的，前者集成度不高，穩定性也不好，而后者成本較高。因此，課題設計了一款新型的基于ARM嵌入式處理器的嵌入式減搖鰭控制器，解決了上述問題。 該系統主要由硬件平臺和軟件平臺兩部分組成。硬件平臺主要包括基于飛利浦公司的LPC2290的控制器核心電路和輔助實現控制的驅動電路；軟件平臺主要是基于ARM的軟件，包括啟動代碼和應用程序；為實現系統的可靠運行，同時也采取了一些保證系統可靠性的措施。 目前，減搖鰭系統大多采用基于力矩對抗原理的PID控制器。由于船舶橫搖運動的非線性、復雜性、時變性以及海況的不確定性，經典PID控制很難獲得令人滿意的控制效果。因此，如何實現PID參數的自整定就顯得猶為重要。模糊控制事先不需要獲知對象的精確數學模型，而是基于人類的思維以及經驗，用語言規則描述控制過程，并根據規則去調整控制算法或控制參數。本論文將模糊控制與PID控制相結合，實現了無須精確的對象模型，只須將操作人員和專家長期實踐積累的經驗知識用控制規則模型化，然后用模糊推理在線辨識對象特征參數，實時改變控制策略，便可對PID參數實現最佳調整。 研究結果表明：采用該控制手段能較好的滿足設計要求，開發的嵌入式減搖鰭控制系統具有設計合理、集成度高、性價比高、性能優越、抗干擾能力強、穩定性好、實時性高等優點。同時能夠適應減搖鰭控制系統智能化的發展趨勢，所以該減搖鰭控制器具有很好的使用價值及意義。
上傳時間： 2013-06-06
上傳用戶：mslj2008
在特定的工業測控應用中對處理器的功耗有嚴格的要求，類似X86處理器芯片系列由于繼承了原有8086的構架，功耗很大，不能滿足要求。當前應用廣泛的ARM系列處理器有低功耗、高處理器能力的優點，非常適合于此類應用。由于ARM處理器并沒有對PC/104總線有支持，所以本設計使用CPLD可編程邏輯完成ARM本地總線與PC/104總線的轉換。文章完成了以下工作： 1.介紹了工業控制計算機的發展情況和當前使用廣泛的PC/104計算機，描述了嵌入式系統的發展歷史和軟硬件組成，分析了X86與ARM處理器構架的特點與優缺點； 2.從PC/104總線規范出發，對基于ARM處理器的PC/104工業控制嵌入式工控機進行了總體設計，軟硬件選型部分對當前流行的軟硬件系統進行了詳細地描寫，硬件處理器選用SAMSUNG公司的S3C2410，軟件系統采用嵌入式Linux操作系統； 3.對系統硬件各個部分實現細節進行了描寫，包括最小系統、CAN網絡、以太網絡和PC/104總線控制器；其中著重對PC/104總線控制器的實現方案進行了討論，分析了ARM本地總線時序和PC/104總線時序，最后使用VHDL語言實現了了總線控制器邏輯； 4.移植了嵌入式Linux操作系統，Linux操作系統移植分為配置、編譯和下載運行調試三個步驟；基于Linux操作系統編寫了PC/104總線驅動，驅動完成映射PC/104地址到系統虛擬地址和中斷綁定；編寫了基于PC/104的CAN總線驅動，分析了驅動初始化、中斷處理流程、數據緩沖區管理和文件操作接口，描寫了驅動的編譯和下載過程；最后給出了應用程序接口； 5.根據機車工業控制領域的具體要求，開發了實際系統，給出了系統主要參數指標；對系統的運算性能進行了測試，測試表明定點運算能力與X86相當，符合設計要求：系統通過鐵標高低溫測試和射頻干擾測試，并進行了為期3個月的裝車試運行，試運行過程中系統工作正常，完全能夠滿足設計要求。
上傳時間： 2013-07-10
上傳用戶：520
新手資料，AVR單片機GCC程序設計及其設計例程
上傳時間： 2013-06-11
上傳用戶：mosliu
Linux設備驅動程序的開發工作涉及到相當多的系統內核細節，對開發人員的要求很高。由于缺乏必要的可重用性，一個新設備的驅動程序的開發速度也很緩慢。為了簡化其開發流程和提高已有代碼的可重用性，該文將C+
上傳時間： 2013-04-24
上傳用戶：vendy
自己寫的一個FPGA串口通信的例程，已通過了軟件驗證，發給現在在學習FPGA通信的朋友。
上傳時間： 2013-07-25
上傳用戶：wsm555
本文對基于ARM的可編程控制器進行了研究。本文研制的可編程控制器配置簡單，擴展方便，抗干擾能力強，可靠性高。能夠采集4～20mA/0～5V的模擬量以及12路開關量；輸出1路-10～+10V、4路0～5V與2路0～20mA的模擬量以及8路開關量；能夠采集6路溫度信號：可以應用于開關量的邏輯控制；能實現簡單的PID控制：并配有RS232串行通信接口以及CAN總線通信接口，能滿足基本工業控制的要求。
上傳時間： 2013-04-24
上傳用戶：LSPSL
隨著電子技術和EDA技術的發展,大規模可編程邏輯器件PLD(Programmable Logic Device)、現場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規模集成電路芯片,實現計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優點,而且還具有獨特的用戶可編程能力,從而實現計算機系統的功能重構.該課題以Altera公司FPGA(FLEX10K)系列產品為載體,在MAX+PLUSⅡ開發環境下采用VHDL語言,設計并實現了計算機可編程并行接芯片8255的功能.設計采用VHDL的結構描述風格,依據芯片功能將系統劃分為內核和外圍邏輯兩大模塊,其中內核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
傳統PLC使用時會出現一些問題，如程序死循環、程序跑飛、需要龐大的編譯系統作支持和不能實現精確位置控制等等；而發展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現場集成技術，用FPGA來實現PLC的功能，拋棄傳統PLC“程序”的概念，以“硬件線路”來實現控制功能，不論在經濟上還是在性能上都具有更大的優勢。 本課題在對國內外可編程控制器，重點是HardPLC的開發和應用的進展進行概述和分析的基礎上，系統開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結構的兩個創新概念，指出了其優越性能的結構基礎； 2.系統分析了用HardPLC實現控制系統時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎上進行了仿真、綜合，為進一步研究可編程控制器的現場集成奠定了基礎； 3.在仿真綜合的基礎上，用所建立的模型完成了特定邏輯控制系統的控制要求，充分展示了其實際應用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎上，確定了應用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發具有我國自主知識產權的HardPLC組成IP庫具有一定的理論意義；對特定系統的控制實現，充分展示了基于FPGA的可編程控制器現場集成技術可以廣泛應用于工控領域，加大推廣力度和建立更多的IP庫，在許多應用場合可以取代傳統的PLC控制系統，為工控領域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經濟效益；所確定的FPGA芯片配置模式可廣泛應用于對FPGA芯片配置數據的加載，在實踐生產中具有重要的實用價值。
上傳時間： 2013-05-30
上傳用戶：dtvboyy
DFT(離散傅立葉變換)作為將信號從時域轉換到頻域的基本運算,在各種數字信號處理中起著核心作用
上傳時間： 2013-08-04
上傳用戶：wangdean1101
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
