針對重構文件的大小、動態容錯時隙的長短、實現的復雜性、模塊間通信方式、冗余資源的比例與布局等關鍵問題進行了分析。并對一些突出問題,提出了基于算法和資源多級分塊的解決方法,闡述了新方法的性能,及其具有的高靈活性高、粒度等參數可選擇、重構布線可靠性高、系統工作頻率有保障的優點。
上傳時間： 2014-12-28
上傳用戶：Yue Zhong
WP369可擴展式處理平臺-各種嵌入式系統的理想解決方案 ：Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new Extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 nm programmable logic,the Extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming environment within an optimized, full featured,powerful, yet low-cost, low-power processing platform.
上傳時間： 2013-10-22
上傳用戶：685
賽靈思的新型可擴展式處理平臺架構可為開發人員提供無與倫比的系統性能、靈活性、可擴展性和集成度，并為降低系統功耗、成本和縮小尺寸進行了精心優化。 可擴展式處理平臺基于 ARM 的雙核 Cortex™-A9MPCore 處理器以及賽靈思的 28nm 可編程邏輯之上，采用以處理器為核心的設計方案，并能定義通過標準設計方法實施的綜合處理器系統。這種方案可為軟件開發人員在功能齊備且強大的優化型低成本低功耗處理平臺上提供熟悉的編程環境。
上傳時間： 2013-11-20
上傳用戶：杏簾在望
1.1 問題產生的環境1.1.1 軟件環境1. PC機的系統為Microsoft Window XP Professional版本2002 Service Pack 2；2. Quartus II V7.0軟件，并安裝了MegaCore IP V7.0；3. NiosII IDE 7.0軟件。1.1.2 硬件環境核心板的芯片是EP2C35F672C8N的MagicSOPC實驗箱的硬件系統。硬件的工作環境是在普通的環境下。1.2 問題的現象在使用MagicSOPC實驗箱的光盤例程時，使用Quartus II編譯工程時出現編譯錯誤，錯誤提示信息如圖1.1、圖1.2所示。
上傳時間： 2013-11-18
上傳用戶：zhyiroy
本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例，介紹了其內嵌的增強型可重配置PLL在不同的輸入時鐘頻率之間的動態適應，其目的是通過提供PLL的重配置功能，使得不需要對FPGA進行重新編程就可以通過軟件手段完成PLL的重新配置，以重新鎖定和正常工作。
上傳時間： 2013-11-30
上傳用戶：liuqy
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-12
上傳用戶：han_zh
大部分傳統的位同步器是針對固定位速率遙測系統來設計的，這不能滿足一些可變位速率遙測接收機的需求。因此，提出一種基于FPGA實現的位同步器的設計，它能適應不同位速率的遙測系統。同時，對這種位同步器的實現進行了仿真，驗證其正確性和可實現性。
上傳時間： 2013-11-01
上傳用戶：qb1993225
文中設計了一種可編程的FM鎖相發射機。利用Atmega8實現與計算機的串口通信，實現對鎖相環芯片和數字電位器的配置，達到改變輸出頻率和調制頻偏的目的。發射機輸出頻率覆蓋2 200~2 300 MHz，調制響應100 Hz~3.5 MHz，能夠滿足大部分FM體制遙測系統的需要。
上傳時間： 2013-10-23
上傳用戶：181992417
分析了線程與進程的關系，研究了LabWindows/CVI多線程技術運行機制及其數據保護機制，對利用異步定時器實現的多線程軟件與傳統單線程軟件進行效能差異分析。在某武器系統測控軟件的開發中采用了LabWindows/CVI多線程技術，實現了系統的安全性和實時性設計。研究表明多線程技術能夠更好地執行并行性任務，提高測控系統性能，在避免阻塞，減少運行時間，增強系統可靠性等方面具有顯著優勢。
標簽： LabWindows_CVI 多線程技術 應用研究
上傳時間： 2013-12-02
上傳用戶：tfyt
為提高農產品追溯效率、降低農產品跟蹤、監控成本，通過對現有農產品生產、定位、跟蹤、監控、銷售等全過程進行了分析，給出了一種基于RFID農產品可追溯系統的物聯網設計方案。重點分析了標簽的唯一編碼方案、RFID防碰撞算法和RFID數據采集過濾算法，最后對RFID數據采集進行了仿真與實現。應用結果表明對提高農產品追溯效率、降低農產品跟蹤、監控成本有較明顯的效果。
上傳時間： 2013-10-23
上傳用戶：plsee
