1.1 問題產(chǎn)生的環(huán)境1.1.1 軟件環(huán)境1. PC機的系統(tǒng)為Microsoft Window XP Professional版本2002 Service Pack 2；2. Quartus II V7.0軟件，并安裝了MegaCore IP V7.0；3. NiosII IDE 7.0軟件。1.1.2 硬件環(huán)境核心板的芯片是EP2C35F672C8N的MagicSOPC實驗箱的硬件系統(tǒng)。硬件的工作環(huán)境是在普通的環(huán)境下。1.2 問題的現(xiàn)象在使用MagicSOPC實驗箱的光盤例程時，使用Quartus II編譯工程時出現(xiàn)編譯錯誤，錯誤提示信息如圖1.1、圖1.2所示。
上傳時間： 2013-11-18
上傳用戶：zhyiroy
本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例，介紹了其內(nèi)嵌的增強型可重配置PLL在不同的輸入時鐘頻率之間的動態(tài)適應(yīng)，其目的是通過提供PLL的重配置功能，使得不需要對FPGA進行重新編程就可以通過軟件手段完成PLL的重新配置，以重新鎖定和正常工作。
上傳時間： 2013-11-30
上傳用戶：liuqy
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內(nèi)存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設(shè)計目標：當客戶使用內(nèi)存條時，8片分立器件不焊接；當使用直接貼片分立內(nèi)存顆粒時，SODIMM內(nèi)存條不安裝。請問專家：1、在設(shè)計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調(diào)換？ 2、對DDR2數(shù)據(jù)、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數(shù)必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內(nèi)存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內(nèi)存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內(nèi)存條或只安裝8片內(nèi)存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內(nèi)存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構(gòu)成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應(yīng)該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-12
上傳用戶：han_zh
大部分傳統(tǒng)的位同步器是針對固定位速率遙測系統(tǒng)來設(shè)計的，這不能滿足一些可變位速率遙測接收機的需求。因此，提出一種基于FPGA實現(xiàn)的位同步器的設(shè)計，它能適應(yīng)不同位速率的遙測系統(tǒng)。同時，對這種位同步器的實現(xiàn)進行了仿真，驗證其正確性和可實現(xiàn)性。
上傳時間： 2013-11-01
上傳用戶：qb1993225
文中設(shè)計了一種可編程的FM鎖相發(fā)射機。利用Atmega8實現(xiàn)與計算機的串口通信，實現(xiàn)對鎖相環(huán)芯片和數(shù)字電位器的配置，達到改變輸出頻率和調(diào)制頻偏的目的。發(fā)射機輸出頻率覆蓋2 200~2 300 MHz，調(diào)制響應(yīng)100 Hz~3.5 MHz，能夠滿足大部分FM體制遙測系統(tǒng)的需要。
上傳時間： 2013-10-23
上傳用戶：181992417
分析了線程與進程的關(guān)系，研究了LabWindows/CVI多線程技術(shù)運行機制及其數(shù)據(jù)保護機制，對利用異步定時器實現(xiàn)的多線程軟件與傳統(tǒng)單線程軟件進行效能差異分析。在某武器系統(tǒng)測控軟件的開發(fā)中采用了LabWindows/CVI多線程技術(shù)，實現(xiàn)了系統(tǒng)的安全性和實時性設(shè)計。研究表明多線程技術(shù)能夠更好地執(zhí)行并行性任務(wù)，提高測控系統(tǒng)性能，在避免阻塞，減少運行時間，增強系統(tǒng)可靠性等方面具有顯著優(yōu)勢。
標簽： LabWindows_CVI 多線程技術(shù) 應(yīng)用研究
上傳時間： 2013-12-02
上傳用戶：tfyt
為提高農(nóng)產(chǎn)品追溯效率、降低農(nóng)產(chǎn)品跟蹤、監(jiān)控成本，通過對現(xiàn)有農(nóng)產(chǎn)品生產(chǎn)、定位、跟蹤、監(jiān)控、銷售等全過程進行了分析，給出了一種基于RFID農(nóng)產(chǎn)品可追溯系統(tǒng)的物聯(lián)網(wǎng)設(shè)計方案。重點分析了標簽的唯一編碼方案、RFID防碰撞算法和RFID數(shù)據(jù)采集過濾算法，最后對RFID數(shù)據(jù)采集進行了仿真與實現(xiàn)。應(yīng)用結(jié)果表明對提高農(nóng)產(chǎn)品追溯效率、降低農(nóng)產(chǎn)品跟蹤、監(jiān)控成本有較明顯的效果。
標簽： 物聯(lián)網(wǎng) 農(nóng)產(chǎn)品 關(guān)鍵算法
上傳時間： 2013-10-23
上傳用戶：plsee
畫 USB電路，老是忘記它的引腳排列，每次都要去翻手冊，很麻煩，索性整理了一下，以后用著也方便，這些圖來自 USB 標準上。 以下均為插座或插頭的前視圖，即將插座或插頭面向自己。
上傳時間： 2013-12-24
上傳用戶：旭521
從LVS的通用體系結(jié)構(gòu)入手，分析了IPVS軟件的工作原理，討論了三種IP負載均衡技術(shù)；在分析網(wǎng)絡(luò)地址轉(zhuǎn)換方法（VS/NAT）的缺點和網(wǎng)絡(luò)服務(wù)的非對稱性的基礎(chǔ)上，給出了通過IP隧道實現(xiàn)虛擬服務(wù)器的方法VS/TUN，和通過直接路由實現(xiàn)虛擬服務(wù)器的方法VS/DR，極大地提高了系統(tǒng)的可伸縮性。該技術(shù)為建立和維護大型網(wǎng)絡(luò)服務(wù)具有實際應(yīng)用價值和指導意義。
標簽： LVS 負載均衡技術(shù) 可伸縮 網(wǎng)絡(luò)服務(wù)
上傳時間： 2013-11-20
上傳用戶：15736969615
針對 PID參數(shù)復雜繁瑣的整定過程這一問題，提出了基于MATLAB/Simulink仿真環(huán)境，模擬工程穩(wěn)定邊界法的船載雷達伺服系統(tǒng)PID參數(shù)整定策略和步驟，并進行了仿真實驗。結(jié)果表明該方法具有良好的收斂性，使得控制系統(tǒng)動態(tài)性能得到有效改善，并且很大程度上減少了工作量。
標簽： Simulink PID 環(huán)境 參數(shù)整定
上傳時間： 2013-10-25
上傳用戶：fang2010
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
