傳統(tǒng)的數(shù)控系統(tǒng)采用的大多是專(zhuān)用的封閉式結(jié)構(gòu)，它能提供給用戶(hù)的選擇有限，用戶(hù)無(wú)法對(duì)現(xiàn)有數(shù)控設(shè)備的功能進(jìn)行修改以滿(mǎn)足自己的特殊要求；各種廠商提供給用戶(hù)的操作方式各不相同，用戶(hù)在培訓(xùn)人員、設(shè)備維護(hù)等方面要投入大量的時(shí)間和資金。這些問(wèn)題嚴(yán)重阻礙了CNC制造商、系統(tǒng)集成者和用戶(hù)采用快速而有創(chuàng)造性的方法解決當(dāng)今制造環(huán)境中數(shù)控加工和系統(tǒng)集成中的問(wèn)題。隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的高速發(fā)展，數(shù)控技術(shù)正朝向柔性化、智能化和網(wǎng)絡(luò)化的方向發(fā)展。針對(duì)數(shù)控系統(tǒng)已存在的問(wèn)題和未來(lái)發(fā)展的趨勢(shì)，本文致力于建立一個(gè)適合現(xiàn)場(chǎng)加工特征的開(kāi)放結(jié)構(gòu)數(shù)控平臺(tái)，使系統(tǒng)具備軟硬件可重構(gòu)的柔性特征，同時(shí)把監(jiān)控診斷和網(wǎng)絡(luò)模塊融入數(shù)控系統(tǒng)的框架體系之內(nèi)，滿(mǎn)足智能化和網(wǎng)絡(luò)化的要求。 本文在深入研究嵌入式系統(tǒng)技術(shù)的基礎(chǔ)上，引入可重構(gòu)的設(shè)計(jì)方法，選擇具體的硬件平臺(tái)和軟件平臺(tái)進(jìn)行嵌入式可重構(gòu)數(shù)控系統(tǒng)平臺(tái)的研發(fā)。硬件結(jié)構(gòu)以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)芯片為核心，配以系統(tǒng)所需的外圍模塊；軟件系統(tǒng)以性能卓越的VxWorks嵌入式實(shí)時(shí)操作系統(tǒng)為核心，開(kāi)發(fā)所需要的應(yīng)用軟件，將VxWorks嵌入式實(shí)時(shí)操作系統(tǒng)擴(kuò)展為一個(gè)完整、實(shí)用的嵌入式數(shù)控系統(tǒng)。該系統(tǒng)不僅具有可靠性高、穩(wěn)定性好、功能強(qiáng)的優(yōu)點(diǎn)，而且具有良好的可移植性和軟硬件可裁減性，便于根據(jù)實(shí)際需求進(jìn)行功能的擴(kuò)展和重構(gòu)。 本論文的主要研究工作如下： (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設(shè)計(jì)，以及存儲(chǔ)、采集、通訊和網(wǎng)絡(luò)等模塊的設(shè)計(jì)。 (2)深入研究了基于FPGA的串行配置方法和可重構(gòu)設(shè)計(jì)方法，設(shè)計(jì)出基于FPGA的電機(jī)運(yùn)動(dòng)控制、機(jī)床IO控制、鍵盤(pán)陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實(shí)時(shí)操作系統(tǒng)在硬件平臺(tái)上的移植和任務(wù)調(diào)度原理，合理分配控制系統(tǒng)的管理任務(wù)，開(kāi)發(fā)系統(tǒng)的底層驅(qū)動(dòng)程序和應(yīng)用程序。 最后，本文總結(jié)了系統(tǒng)的開(kāi)發(fā)工作，并對(duì)嵌入式可重構(gòu)數(shù)控系統(tǒng)的進(jìn)一步研究提出了自己的一些想法，以指引后續(xù)研究工作。
標(biāo)簽： 嵌入式 可重構(gòu) 數(shù)控系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：gcs333
本文介紹了一種用單片機(jī)AT89C2501 來(lái)控制的樓宇直按可視對(duì)講門(mén)鈴系統(tǒng)的工作原理，并給出了其完整的硬件電路和軟件的設(shè)計(jì)方案與實(shí)現(xiàn)方法。關(guān)鍵詞：可視對(duì)講門(mén)鈴；單片機(jī)；音頻和視頻信號(hào)城
上傳時(shí)間： 2013-07-27
上傳用戶(hù)：yoleeson
1992年5月，JoeMitola首次明確提出了軟件無(wú)線(xiàn)電的概念。軟件無(wú)線(xiàn)電將模塊化、標(biāo)準(zhǔn)化的硬件單元連接構(gòu)成硬件平臺(tái)，通過(guò)軟件加載實(shí)現(xiàn)各種無(wú)線(xiàn)通信功能。端到端重配置技術(shù)是在軟件無(wú)線(xiàn)電的基礎(chǔ)上發(fā)展起來(lái)的，該技術(shù)使通信系統(tǒng)不僅具有重配置的能力，還能提供一體化的重配置管理架構(gòu)，實(shí)現(xiàn)聯(lián)合無(wú)線(xiàn)資源管理和網(wǎng)絡(luò)規(guī)劃。端到端重配置技術(shù)已經(jīng)成為軟件無(wú)線(xiàn)電的發(fā)展趨勢(shì)。 寬帶無(wú)線(xiàn)接入(BWA，BroadbandWirelessAccess)是當(dāng)前通信界研究的熱點(diǎn)之一，而WiMax和WiFi是BWA中最熱門(mén)的兩個(gè)技術(shù)，所以本文選擇了IEEE802.16-2004與IEEE802.11a，設(shè)計(jì)了基于其物理層標(biāo)準(zhǔn)的可重配置OFDM基帶系統(tǒng)。它們均采用正交頻分復(fù)用技術(shù)(OFDM，OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004與IEEE802.11a物理層標(biāo)準(zhǔn)，結(jié)合Altera公司提供的FPGA開(kāi)發(fā)工具QuartusⅡ、Mentor公司仿真工具M(jìn)odelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基帶系統(tǒng)的FPGA設(shè)計(jì)。該設(shè)計(jì)中，對(duì)FPGA進(jìn)行重新配置，實(shí)現(xiàn)了802.16-2004與802.11a兩種技術(shù)的完全重配置；通過(guò)選擇不同的參數(shù)來(lái)調(diào)用不同子模塊，實(shí)現(xiàn)802.16-2004與802.11a內(nèi)部不同調(diào)制技術(shù)的局部重配置。該可重配置基帶系統(tǒng)核心的FFT/IFFT。模塊采用基4按頻率抽取及Cordic算法，消除乘法運(yùn)算，有利于FPGA實(shí)現(xiàn)；在802.16-2004系統(tǒng)中，選取了基于前導(dǎo)序列的符號(hào)同步算法，在FPGA中實(shí)現(xiàn)。最后使用開(kāi)發(fā)軟件、綜合軟件以及仿真軟件分析了系統(tǒng)的性能并給出了系統(tǒng)的性能指標(biāo)。
標(biāo)簽： OFDM FPGA 可重配置 基帶系統(tǒng)
上傳時(shí)間： 2013-05-19
上傳用戶(hù)：branblackson
在超深亞微米技術(shù)工藝下，布局成為超大規(guī)模集成電路物理設(shè)計(jì)中至關(guān)重要的一步。由于現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programable Gate Array，F(xiàn)PGA)布線(xiàn)資源的預(yù)先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標(biāo)，從FPGA芯片結(jié)構(gòu)和布局算法兩方面進(jìn)行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結(jié)構(gòu)模型及布局模型，并且給出了該模型的數(shù)學(xué)計(jì)算公式；提出將元件之間的層次距離轉(zhuǎn)化為線(xiàn)長(zhǎng)的方法，實(shí)現(xiàn)了基于線(xiàn)網(wǎng)模型的高精度布局算法：提出利用矩形的對(duì)角線(xiàn)元件之間層次來(lái)代替線(xiàn)長(zhǎng)，從而達(dá)到優(yōu)化線(xiàn)長(zhǎng)的同時(shí)提高布通率的快速布局算法。實(shí)驗(yàn)結(jié)果表明，兩種算法均在北卡羅來(lái)納微電子中心(MCNC)學(xué)術(shù)芯片測(cè)試案例上取得了較理想的布局實(shí)驗(yàn)效果，為下一步的布線(xiàn)工作建立了良好的基礎(chǔ)接口，并且完成了初始布線(xiàn)的工作。本FPGA結(jié)構(gòu)模型的提出和布局算法的實(shí)現(xiàn)也都為工業(yè)界提供了借鑒價(jià)值。
標(biāo)簽： FPGA 驅(qū)動(dòng) 布局 算法研究
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：nbdedu
基于過(guò)采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號(hào)轉(zhuǎn)換為高精度的模擬信號(hào)(大于等于16位)。采用這一架構(gòu)進(jìn)行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點(diǎn)，例如極低的失配噪聲和更高的可靠性，便于實(shí)現(xiàn)嵌入式集成等，最重要的是可以得到其他DAC結(jié)構(gòu)所無(wú)法達(dá)到的精度和動(dòng)態(tài)范圍。在高精度測(cè)量，音頻轉(zhuǎn)換，汽車(chē)電子等領(lǐng)域有著廣泛的應(yīng)用價(jià)值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實(shí)現(xiàn)了一個(gè)具有高精度的數(shù)模轉(zhuǎn)換器，在24比特的輸入信號(hào)下，達(dá)到了約150dB的信噪比。作為一個(gè)靈活的音頻DAC實(shí)現(xiàn)方案。該DAC可以對(duì)CD/DVD/HDCD/SACD等多種制式下的音頻信號(hào)進(jìn)行處理，接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz，字長(zhǎng)為16/18/20/24比特的PCM數(shù)據(jù)，具備良好的兼容性和通用性。 由于非線(xiàn)性和不穩(wěn)定性的存在，高階∑-△調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)存在較大的難度。本文綜合大量文獻(xiàn)中的經(jīng)驗(yàn)原則和方法，闡述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計(jì)流程；并據(jù)此設(shè)計(jì)了達(dá)到24bit精度和滿(mǎn)量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線(xiàn)實(shí)現(xiàn)結(jié)構(gòu)。分析表明，與其他常見(jiàn)的∑-△調(diào)制器實(shí)現(xiàn)結(jié)構(gòu)相比，本方案具有結(jié)構(gòu)簡(jiǎn)單、運(yùn)算單元少等優(yōu)點(diǎn)；此外在同樣信號(hào)采樣率下，調(diào)制器所需的時(shí)鐘頻率大大降低。 文中的過(guò)采樣濾波模塊采用三級(jí)半帶濾波器和一個(gè)可變CIC濾波器級(jí)聯(lián)組成，可以達(dá)到最高128倍的過(guò)采樣比，同時(shí)具有良好的通帶和阻帶特性。在半帶濾波器的設(shè)計(jì)中采用了CSD編碼，使結(jié)構(gòu)得到了充分的簡(jiǎn)化。 本文提出的過(guò)采樣DAC方案具有可重配置結(jié)構(gòu)，讓使用者能夠方便地控制過(guò)采樣比和調(diào)制器階數(shù)。通過(guò)積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過(guò)采樣比，從而實(shí)現(xiàn)對(duì)于32～192kHz多種采樣率輸入的處理。在不同輸入字長(zhǎng)情況下，通過(guò)調(diào)制器的重構(gòu)，則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿(mǎn)足不同分辨率信號(hào)輸入時(shí)的不同精度要求。這是本文的另一創(chuàng)新之處。 目前，該過(guò)采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實(shí)現(xiàn)和驗(yàn)證。測(cè)試表明，對(duì)于從32kHz到192kHz的不同輸入信號(hào)，該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿(mǎn)足24比特?cái)?shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求。
上傳時(shí)間： 2013-07-08
上傳用戶(hù)：從此走出陰霾
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿(mǎn)足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿(mǎn)足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過(guò)仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-06-03
上傳用戶(hù)：aa54
可調(diào)恒壓恒流維修電源制作，適合一般初學(xué)者制作使用
標(biāo)簽： 30 恒壓 可調(diào)穩(wěn)壓電源 恒流
上傳時(shí)間： 2013-05-21
上傳用戶(hù)：xhz1993
軟件通信體系架構(gòu)(SCA)可以實(shí)現(xiàn)一個(gè)具有開(kāi)放性、標(biāo)準(zhǔn)化、模塊化的通用軟件無(wú)線(xiàn)電平臺(tái)，從而使軟件無(wú)線(xiàn)電平臺(tái)的成本得到顯著降低，應(yīng)用靈活性得到極大增強(qiáng)。雖然SCA通過(guò)CORBA機(jī)制很好地解決了通用處理器設(shè)備波形組件的互連互通和可移植問(wèn)題，但是這種機(jī)制不能很好地適用于FPGA這種專(zhuān)用處理器。隨著FPGA處理性能的不斷提升，它在SCA系統(tǒng)中的作用越來(lái)越突出。因此，如何在SCA系統(tǒng)中很好地集成FPGA波形，如何提高FPGA波形的可移植性就成為當(dāng)前軟件無(wú)線(xiàn)電研究領(lǐng)域中一個(gè)非常重要的研究課題。 論文首先通過(guò)對(duì)現(xiàn)有的旨在解決FPGA波形可移植性的協(xié)議和規(guī)范進(jìn)行了研究，深入分析了它們的優(yōu)缺點(diǎn)。接下來(lái)對(duì)MHAL規(guī)范、CP289協(xié)議、OCP接口規(guī)范中的方法加以融合和優(yōu)化，提出了新的FPGA可移植波形結(jié)構(gòu)。這個(gè)結(jié)構(gòu)既為FPGA波形設(shè)計(jì)了標(biāo)準(zhǔn)的通信接口，又實(shí)現(xiàn)了波形應(yīng)用的分離，同時(shí)還通過(guò)OCP接口實(shí)現(xiàn)了波形組件運(yùn)行環(huán)境的標(biāo)準(zhǔn)化，真正實(shí)現(xiàn)了波形的可移植。 其次，論文根據(jù)提出的波形結(jié)構(gòu)，結(jié)合CP289協(xié)議中的操作要求，在原本過(guò)于簡(jiǎn)單的MHAL消息格式的基礎(chǔ)上進(jìn)行了細(xì)化，同時(shí)具體給出了MHAL消息封裝結(jié)構(gòu)和MHAL消息解析結(jié)構(gòu)的處理流程，實(shí)現(xiàn)了FPGA波形在SCA系統(tǒng)中的標(biāo)準(zhǔn)通信。論文通過(guò)對(duì)CP289協(xié)議的深入研究，結(jié)合實(shí)際工程應(yīng)用，提出了具體化的容器結(jié)構(gòu)，并進(jìn)一步進(jìn)行了容器中組件控制模塊、互連模塊和本地服務(wù)模塊的設(shè)計(jì)，實(shí)現(xiàn)了波形應(yīng)用的分離。論文以O(shè)CP規(guī)范為基礎(chǔ)，依據(jù)CP289協(xié)議中對(duì)組件接口的約束，設(shè)計(jì)了幾種典型的組件OCP接口，使得波形組件設(shè)計(jì)與系統(tǒng)實(shí)現(xiàn)相分離，并真正實(shí)現(xiàn)了波形運(yùn)行環(huán)境的標(biāo)準(zhǔn)化。 最后，論文根據(jù)所設(shè)計(jì)的波形結(jié)構(gòu)和組件接口設(shè)計(jì)了一個(gè)FPGA驗(yàn)證波形，通過(guò)波形的實(shí)現(xiàn)，證明FPGA波形組件可以像GPP波形組件一樣可加載、可裝配、可部署、可裝配，驗(yàn)證了論文所設(shè)計(jì)的FPGA波形是與SCA兼容的。另外，通過(guò)對(duì)波形組件移植試驗(yàn)，驗(yàn)證了所設(shè)計(jì)的波形結(jié)構(gòu)和組件接口能夠?yàn)椴ㄐ谓M件提供很好的可移植性。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：moonkoo7
·基于MATLAB的可視化凸輪曲線(xiàn)設(shè)計(jì)程序
標(biāo)簽： MATLAB 可視化 凸輪 設(shè)計(jì)程序
上傳時(shí)間： 2013-07-28
上傳用戶(hù)：yerik
·西門(mén)子S7-200可編程控制器系統(tǒng)手冊(cè)
標(biāo)簽： 200 西門(mén)子 可編程控制器 系統(tǒng)手冊(cè)
上傳時(shí)間： 2013-07-18
上傳用戶(hù)：cmc_68289287
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
