可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
資源簡介：可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方...
上傳時間： 2013-07-20
上傳用戶：頂得柱
資源簡介：可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方...
上傳時間： 2013-06-03
上傳用戶：aa54
資源簡介：FPGA中雙向端口IO的研究FPGA中雙向端口IO的研究.
上傳時間： 2013-08-09
上傳用戶：fdfadfs
資源簡介：串口發送接收數據。可配置端口，波特率等。 發送可選擇ASCII方式或HEX方式。 中斷方式接收數據。 可以通過ADC和MCU可以把數據通過 串口直接發送到PC上讓MATLAB分析
上傳時間： 2013-12-22
上傳用戶：xieguodong1234
資源簡介：關于數顯可調穩壓電路的設計方案,可以參考
上傳時間： 2013-12-28
上傳用戶：gut1234567
資源簡介：FPGA中雙向端口IO的研究.pdf。 和大家分享！^_^
上傳時間： 2013-12-22
上傳用戶：qweqweqwe
資源簡介：FPGA中雙向端口IO的研究FPGA中雙向端口IO的研究.
上傳時間： 2017-04-17
上傳用戶：hustfanenze
資源簡介：端口掃描器的設計與實現，這是一信息安全課程設計，僅供學習使用
上傳時間： 2014-01-03
上傳用戶：caozhizhi
資源簡介：RC震蕩電路的設計，由ｐｒｏｔｅｌ９９設計的電路圖，可作為RC震蕩電路的設計的參考
上傳時間： 2014-07-19
上傳用戶：zhangliming420
資源簡介：:針對現場可編程門陣列(FPGA)芯片的特點,研究FPGA中雙向端口I/O的設計,同時給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設計方法,選用Xilinx的Spartan2E芯片設計一個多通道圖像信號處理系統。
上傳時間： 2013-08-17
上傳用戶：xiaoyunyun
資源簡介：:針對現場可編程門陣列(FPGA)芯片的特點,研究FPGA中雙向端口I/O的設計,同時給 出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設計方法,選用Xilinx的Spartan2E芯片 設計一個多通道圖像信號處理系統。
上傳時間： 2014-01-23
上傳用戶：tianjinfan
資源簡介：本文介紹了樂曲演奏電路的設計與實現中涉及的CPLD／FPGA可編程邏輯控件,開發環境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲發生器的設計方法, 并給出了設計的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設...
上傳時間： 2014-02-01
上傳用戶：wff
資源簡介：隨著電子技術和EDA技術的發展,大規模可編程邏輯器件PLD(Programmable Logic Device)、現場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規模集成電路芯片,實現計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中....
上傳時間： 2013-06-08
上傳用戶：asddsd
資源簡介：基于FPGA的乒乓球游戲硬件電路的設計與實現，有完整的VHDL代碼，并有PDF詳細說明如何下載及跳線設置，并在GW48系列開發平臺上下載調試成功
上傳時間： 2013-08-30
上傳用戶：牧羊人8920
資源簡介：提出一種高頻時鐘電路的設計方案。利用一款先進的可編程時鐘合成器MPC92433，基于FPGA的控制，實現4對LVDS信號輸出。系統經過測試，輸出時鐘信號頻率達到1 GHz，可以廣泛應用到各種數字電路設計中。
上傳時間： 2013-10-18
上傳用戶：123456wh
資源簡介：通用陣列邏輯GAL實現基本門電路的設計 一、實驗目的 1.了解GAL22V10的結構及其應用； 2.掌握GAL器件的設計原則和一般格式； 3.學會使用VHDL語言進行可編程邏輯器件的邏輯設計； 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。 二、實驗原理 1. 通...
上傳時間： 2013-11-17
上傳用戶：看到了沒有
資源簡介：可用于對socket api的學習,一個對于網絡端口掃描的程序
上傳時間： 2015-08-03
上傳用戶：zhengzg
資源簡介：基于FPGA的乒乓球游戲硬件電路的設計與實現，有完整的VHDL代碼，并有PDF詳細說明如何下載及跳線設置，并在GW48系列開發平臺上下載調試成功
上傳時間： 2013-12-31
上傳用戶：alan-ee
資源簡介：一篇介紹基于FPGA的UART電路的設計的文章。
上傳時間： 2013-12-14
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：基于FPGA和sopc的用VHDL語言編寫的EDA組合電路的設計
上傳時間： 2016-02-04
上傳用戶：wangchong
資源簡介：FPGA Verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測試可用
上傳時間： 2016-04-27
上傳用戶：daoxiang126
資源簡介：_TENNIS 基于FPGA的乒乓球游戲硬件電路的設計與實現，有完整的 代碼，并有PDF詳細說明如何 VHDL - www_pudn_com.files
上傳時間： 2013-12-10
上傳用戶：gdgzhym
資源簡介：VB下的串口發短信程序,可選擇端口，設置短信中心號碼
上傳時間： 2016-10-17
上傳用戶：無聊來刷下
資源簡介：基于quartus的雙端口RAM的完整設計流程，包括建立的工程仿真實現
上傳時間： 2014-06-04
上傳用戶：c12228
資源簡介：基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序
上傳時間： 2013-11-25
上傳用戶：ruan2570406
資源簡介：該文檔為基于FPGA的PID控制電路的設計與實現簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-11-19
上傳用戶：
資源簡介：該文檔為FPGA_ASIC-基于CPLD工作模式可調的線陣CCD驅動電路的設計講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-02-26
上傳用戶：
資源簡介：1引言隨著CCD技術的飛速發展，傳統的時序發生器實現方法如單片機D口驅動法，EPROM動法，直接數字驅動法等，存在著調試困難、靈活性較差、驅動時鐘頻率低等缺點，已不能很好地滿足CCD應用向高速化，小型化，智能化發展的需要。而可編程邏輯器件CPLD具有了集成...
上傳時間： 2022-06-23
上傳用戶：
資源簡介：數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一。常用的實現高速數字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現能力強、速度快、設計靈活性好等眾多優點，尤其在并行信號處理能力方面比DSP更具優勢。在信號處理領域，經常需要對多路...
上傳時間： 2013-07-07
上傳用戶：小火車啦啦啦
資源簡介：在數字電路的設計中，時序設計是一個系統性能的主要標志，在高層次設計方法中，對時序控制的抽象度也相應提高，因此在設計中較難把握，但在理解RTL電路時序模型的基礎上，采用合理的設計方法在設計復雜數字系統是行之有效的，通過許多設計實例證明采用這種方...
上傳時間： 2013-08-18
上傳用戶：nairui21
