介招用AT8 9 c5 單片機(jī)構(gòu)成微型可鳊程控制器PLc的設(shè)計(jì)思路一系統(tǒng)硬件配置和軟件設(shè)計(jì)方法，最后給出此微型可鳊程控制器在水塔水位控制中應(yīng)用的實(shí)例。
上傳時(shí)間： 2013-04-24
上傳用戶：zhangjt
我國(guó)是世界上設(shè)施農(nóng)業(yè)面積最大的國(guó)家，設(shè)施面積占世界總面積的70-80％。目前國(guó)內(nèi)設(shè)施溫室應(yīng)用的主要環(huán)境參數(shù)采控系統(tǒng)大多為進(jìn)口產(chǎn)品，這些產(chǎn)品技術(shù)含量高，采控效果好，但相對(duì)價(jià)格較高，通常適用于現(xiàn)代化的大型或高檔連棟溫室。少數(shù)國(guó)產(chǎn)品牌無論技術(shù)水平還是采控效果均不甚理想，尤其缺少能夠適用于我國(guó)常見的中小型日光溫室的低成本智能采集控制裝置。本文基于國(guó)家高技術(shù)研究發(fā)展計(jì)劃(863計(jì)劃)課題“設(shè)施農(nóng)業(yè)精準(zhǔn)生產(chǎn)技術(shù)系統(tǒng)構(gòu)建與應(yīng)用”，對(duì)設(shè)施溫室環(huán)境和生物信息數(shù)據(jù)采集、傳輸、備份、調(diào)控問題進(jìn)行了研究。 論文分析了目前國(guó)內(nèi)中小型日光溫室環(huán)境監(jiān)控需求，提出并實(shí)現(xiàn)了一套網(wǎng)絡(luò)型設(shè)施農(nóng)業(yè)日光溫室智能控制系統(tǒng)從硬件到軟件的完整方案。主要研究工作如下： (1) 開發(fā)了面向常用環(huán)境信息傳感器和生物信息傳感器的數(shù)據(jù)采集模塊，該數(shù)據(jù)采集模塊具有可定制、可擴(kuò)展的特點(diǎn)。 (2) 開發(fā)了基于CF卡的數(shù)據(jù)備份及存儲(chǔ)模塊，為實(shí)現(xiàn)現(xiàn)場(chǎng)數(shù)據(jù)的大容量存儲(chǔ)和本地化自主控制提供了基礎(chǔ)。 (3) 構(gòu)建了傳感器數(shù)據(jù)的局域傳輸網(wǎng)絡(luò)和以太網(wǎng)絡(luò)接口，滿足了節(jié)點(diǎn)環(huán)境參數(shù)及視頻信息寬帶傳輸與溫室集中監(jiān)控的需要。 (4) 開發(fā)了面向中小型日光溫室的可擴(kuò)展核心設(shè)備管理模塊，實(shí)現(xiàn)了在決策服務(wù)器支持下的環(huán)境參數(shù)本地自主調(diào)控。 (5) 移植了嵌入式操作系統(tǒng)、開發(fā)了設(shè)備驅(qū)動(dòng)程序，使用戶可以靈活方便地調(diào)用板載設(shè)備進(jìn)行系統(tǒng)的二次定制開發(fā)。 (6) 對(duì)系統(tǒng)軟件、硬件進(jìn)行了模擬調(diào)試和現(xiàn)場(chǎng)實(shí)驗(yàn)，驗(yàn)證了系統(tǒng)在設(shè)施溫室環(huán)境采控中的各項(xiàng)功能。 論文結(jié)構(gòu)如下：首先分析了課題的研究背景、意義、研究現(xiàn)狀和相應(yīng)關(guān)鍵技術(shù)；然后在溫室控制的需求分析上提出了智能控制系統(tǒng)的方案；接著給出了智能PAC系統(tǒng)子/主節(jié)點(diǎn)的硬件設(shè)計(jì)及實(shí)現(xiàn)，給出了基于U-BOOT與uClinux的智能PAC系統(tǒng)軟件設(shè)計(jì)和驅(qū)動(dòng)開發(fā)；其次設(shè)計(jì)了實(shí)驗(yàn)平臺(tái)對(duì)智能PAC系統(tǒng)進(jìn)行仿真調(diào)試和現(xiàn)場(chǎng)實(shí)驗(yàn)。論文最后展望了我國(guó)設(shè)施農(nóng)業(yè)溫室環(huán)境監(jiān)控的發(fā)展。 現(xiàn)場(chǎng)實(shí)驗(yàn)表明，該智能PAC系統(tǒng)解決了日光溫室環(huán)境和生物信息數(shù)據(jù)采集、傳輸、備份問題，并且具有可定制化、可編程、運(yùn)行穩(wěn)定可靠的特點(diǎn)，達(dá)到了預(yù)期的設(shè)計(jì)要求。
標(biāo)簽： ARM 設(shè)施農(nóng)業(yè) 網(wǎng)絡(luò) 可編程
上傳時(shí)間： 2013-04-24
上傳用戶：qw12
本文以正在研制的某新型電臺(tái)為應(yīng)用背景，研究在電臺(tái)上使用觸摸屏的硬件設(shè)計(jì)方法和軟件實(shí)現(xiàn)途徑。 觸摸屏是人機(jī)交互發(fā)展的方向。目前已在多種領(lǐng)域得到了廣泛地應(yīng)用，而使用觸摸屏代替按鍵在無線電臺(tái)上實(shí)現(xiàn)人機(jī)交互功能目前尚不多見。在無線電臺(tái)上使用觸摸屏可以盡可能地減少電臺(tái)的體積，同時(shí)采用常見的Windows風(fēng)格的操作系統(tǒng)，可以使電臺(tái)不僅易于攜帶，也更便于操作。 本文的研究是基于ARM的硬件平臺(tái)和Windows CE的軟件平臺(tái)。硬件平臺(tái)的內(nèi)核模塊采用ARM920T核的S3C2410嵌入式處理器，外部包含64M的SDRAM和64M的NAND Flash；硬件平臺(tái)還集成了LCD，觸摸屏等人機(jī)接口，同時(shí)提供了USB主控制器接口、SD卡擴(kuò)展接口和RS232接口。平臺(tái)技術(shù)先進(jìn)，結(jié)構(gòu)合理，功能較完備，整體性、可擴(kuò)充性強(qiáng)。 在此硬件平臺(tái)的基礎(chǔ)上，本文深入分析了基于Windows CE軟件平臺(tái)的構(gòu)建，對(duì)應(yīng)用開發(fā)所涉及工具軟件作了介紹，并依據(jù)應(yīng)用開發(fā)的需要定制了Windows CE內(nèi)核。本文對(duì)LCD、觸摸屏和USB的驅(qū)動(dòng)程序作了深入研究，并在此基礎(chǔ)上初步涉及了Windows CE應(yīng)用程序開發(fā)，實(shí)現(xiàn)了電臺(tái)操作界面，實(shí)現(xiàn)了基本的數(shù)據(jù)錄入與輸出功能。
標(biāo)簽： WinCE ARM 電臺(tái) 可視化
上傳時(shí)間： 2013-07-26
上傳用戶：fandeshun
本文介紹了一種適于網(wǎng)絡(luò)環(huán)境的高效、可擴(kuò)展、自適應(yīng)以及魯棒的視頻流壓縮與傳輸技術(shù)，并以此為基礎(chǔ)最終實(shí)現(xiàn)了一個(gè)流媒體系統(tǒng)。該系統(tǒng)由兩部分組成：流媒體壓縮部分和網(wǎng)絡(luò)傳輸控制部分。在本文中將詳細(xì)介紹這
標(biāo)簽： 可伸縮 魯棒流 媒體 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-03
上傳用戶：14786697487
Linux設(shè)備驅(qū)動(dòng)程序的開發(fā)工作涉及到相當(dāng)多的系統(tǒng)內(nèi)核細(xì)節(jié)，對(duì)開發(fā)人員的要求很高。由于缺乏必要的可重用性，一個(gè)新設(shè)備的驅(qū)動(dòng)程序的開發(fā)速度也很緩慢。為了簡(jiǎn)化其開發(fā)流程和提高已有代碼的可重用性，該文將C+
標(biāo)簽： Linux 設(shè)備驅(qū)動(dòng) 程序
上傳時(shí)間： 2013-04-24
上傳用戶：vendy
本文對(duì)基于ARM的可編程控制器進(jìn)行了研究。本文研制的可編程控制器配置簡(jiǎn)單，擴(kuò)展方便，抗干擾能力強(qiáng)，可靠性高。能夠采集4～20mA/0～5V的模擬量以及12路開關(guān)量；輸出1路-10～+10V、4路0～5V與2路0～20mA的模擬量以及8路開關(guān)量；能夠采集6路溫度信號(hào)：可以應(yīng)用于開關(guān)量的邏輯控制；能實(shí)現(xiàn)簡(jiǎn)單的PID控制：并配有RS232串行通信接口以及CAN總線通信接口，能滿足基本工業(yè)控制的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：LSPSL
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場(chǎng)可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級(jí)描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測(cè)試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.
標(biāo)簽： FPGA 計(jì)算機(jī) 可編程 外圍接口
上傳時(shí)間： 2013-06-08
上傳用戶：asddsd
傳統(tǒng)PLC使用時(shí)會(huì)出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實(shí)現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場(chǎng)集成技術(shù)，用FPGA來實(shí)現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實(shí)現(xiàn)控制功能，不論在經(jīng)濟(jì)上還是在性能上都具有更大的優(yōu)勢(shì)。 本課題在對(duì)國(guó)內(nèi)外可編程控制器，重點(diǎn)是HardPLC的開發(fā)和應(yīng)用的進(jìn)展進(jìn)行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻(xiàn)為： 1.對(duì)比分析了CPLD和FPGA的性能特點(diǎn)，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個(gè)創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實(shí)現(xiàn)控制系統(tǒng)時(shí)的一些通用模塊，對(duì)每個(gè)模塊的工作原理進(jìn)行了深入的探討，用VHDL語言建立了每個(gè)模塊的模型，在此基礎(chǔ)上進(jìn)行了仿真、綜合，為進(jìn)一步研究可編程控制器的現(xiàn)場(chǎng)集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實(shí)際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實(shí)際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對(duì)于開發(fā)具有我國(guó)自主知識(shí)產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對(duì)特定系統(tǒng)的控制實(shí)現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場(chǎng)集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應(yīng)用場(chǎng)合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價(jià)格、簡(jiǎn)單易操作的解決方案，這將帶來巨大的社會(huì)經(jīng)濟(jì)效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對(duì)FPGA芯片配置數(shù)據(jù)的加載，在實(shí)踐生產(chǎn)中具有重要的實(shí)用價(jià)值。
標(biāo)簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究
上傳時(shí)間： 2013-05-30
上傳用戶：dtvboyy
DFT(離散傅立葉變換)作為將信號(hào)從時(shí)域轉(zhuǎn)換到頻域的基本運(yùn)算,在各種數(shù)字信號(hào)處理中起著核心作用
標(biāo)簽： FPGA FFT 擴(kuò)展 處理器
上傳時(shí)間： 2013-08-04
上傳用戶：wangdean1101
ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場(chǎng)可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對(duì)T的控制端的不同配置來實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)
上傳時(shí)間： 2013-07-01
上傳用戶：myworkpost
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
