介招用AT8 9 c5 單片機構成微型可鳊程控制器PLc的設計思路一系統硬件配置和軟件設計方法，最后給出此微型可鳊程控制器在水塔水位控制中應用的實例。
上傳時間： 2013-04-24
上傳用戶：zhangjt
我國是世界上設施農業面積最大的國家，設施面積占世界總面積的70-80％。目前國內設施溫室應用的主要環境參數采控系統大多為進口產品，這些產品技術含量高，采控效果好，但相對價格較高，通常適用于現代化的大型或高檔連棟溫室。少數國產品牌無論技術水平還是采控效果均不甚理想，尤其缺少能夠適用于我國常見的中小型日光溫室的低成本智能采集控制裝置。本文基于國家高技術研究發展計劃(863計劃)課題“設施農業精準生產技術系統構建與應用”，對設施溫室環境和生物信息數據采集、傳輸、備份、調控問題進行了研究。 論文分析了目前國內中小型日光溫室環境監控需求，提出并實現了一套網絡型設施農業日光溫室智能控制系統從硬件到軟件的完整方案。主要研究工作如下： (1) 開發了面向常用環境信息傳感器和生物信息傳感器的數據采集模塊，該數據采集模塊具有可定制、可擴展的特點。 (2) 開發了基于CF卡的數據備份及存儲模塊，為實現現場數據的大容量存儲和本地化自主控制提供了基礎。 (3) 構建了傳感器數據的局域傳輸網絡和以太網絡接口，滿足了節點環境參數及視頻信息寬帶傳輸與溫室集中監控的需要。 (4) 開發了面向中小型日光溫室的可擴展核心設備管理模塊，實現了在決策服務器支持下的環境參數本地自主調控。 (5) 移植了嵌入式操作系統、開發了設備驅動程序，使用戶可以靈活方便地調用板載設備進行系統的二次定制開發。 (6) 對系統軟件、硬件進行了模擬調試和現場實驗，驗證了系統在設施溫室環境采控中的各項功能。 論文結構如下：首先分析了課題的研究背景、意義、研究現狀和相應關鍵技術；然后在溫室控制的需求分析上提出了智能控制系統的方案；接著給出了智能PAC系統子/主節點的硬件設計及實現，給出了基于U-BOOT與uClinux的智能PAC系統軟件設計和驅動開發；其次設計了實驗平臺對智能PAC系統進行仿真調試和現場實驗。論文最后展望了我國設施農業溫室環境監控的發展。 現場實驗表明，該智能PAC系統解決了日光溫室環境和生物信息數據采集、傳輸、備份問題，并且具有可定制化、可編程、運行穩定可靠的特點，達到了預期的設計要求。
上傳時間： 2013-04-24
上傳用戶：qw12
本文以正在研制的某新型電臺為應用背景，研究在電臺上使用觸摸屏的硬件設計方法和軟件實現途徑。 觸摸屏是人機交互發展的方向。目前已在多種領域得到了廣泛地應用，而使用觸摸屏代替按鍵在無線電臺上實現人機交互功能目前尚不多見。在無線電臺上使用觸摸屏可以盡可能地減少電臺的體積，同時采用常見的Windows風格的操作系統，可以使電臺不僅易于攜帶，也更便于操作。 本文的研究是基于ARM的硬件平臺和Windows CE的軟件平臺。硬件平臺的內核模塊采用ARM920T核的S3C2410嵌入式處理器，外部包含64M的SDRAM和64M的NAND Flash；硬件平臺還集成了LCD，觸摸屏等人機接口，同時提供了USB主控制器接口、SD卡擴展接口和RS232接口。平臺技術先進，結構合理，功能較完備，整體性、可擴充性強。 在此硬件平臺的基礎上，本文深入分析了基于Windows CE軟件平臺的構建，對應用開發所涉及工具軟件作了介紹，并依據應用開發的需要定制了Windows CE內核。本文對LCD、觸摸屏和USB的驅動程序作了深入研究，并在此基礎上初步涉及了Windows CE應用程序開發，實現了電臺操作界面，實現了基本的數據錄入與輸出功能。
上傳時間： 2013-07-26
上傳用戶：fandeshun
本文介紹了一種適于網絡環境的高效、可擴展、自適應以及魯棒的視頻流壓縮與傳輸技術，并以此為基礎最終實現了一個流媒體系統。該系統由兩部分組成：流媒體壓縮部分和網絡傳輸控制部分。在本文中將詳細介紹這
上傳時間： 2013-06-03
上傳用戶：14786697487
Linux設備驅動程序的開發工作涉及到相當多的系統內核細節，對開發人員的要求很高。由于缺乏必要的可重用性，一個新設備的驅動程序的開發速度也很緩慢。為了簡化其開發流程和提高已有代碼的可重用性，該文將C+
上傳時間： 2013-04-24
上傳用戶：vendy
本文對基于ARM的可編程控制器進行了研究。本文研制的可編程控制器配置簡單，擴展方便，抗干擾能力強，可靠性高。能夠采集4～20mA/0～5V的模擬量以及12路開關量；輸出1路-10～+10V、4路0～5V與2路0～20mA的模擬量以及8路開關量；能夠采集6路溫度信號：可以應用于開關量的邏輯控制；能實現簡單的PID控制：并配有RS232串行通信接口以及CAN總線通信接口，能滿足基本工業控制的要求。
上傳時間： 2013-04-24
上傳用戶：LSPSL
隨著電子技術和EDA技術的發展,大規模可編程邏輯器件PLD(Programmable Logic Device)、現場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規模集成電路芯片,實現計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優點,而且還具有獨特的用戶可編程能力,從而實現計算機系統的功能重構.該課題以Altera公司FPGA(FLEX10K)系列產品為載體,在MAX+PLUSⅡ開發環境下采用VHDL語言,設計并實現了計算機可編程并行接芯片8255的功能.設計采用VHDL的結構描述風格,依據芯片功能將系統劃分為內核和外圍邏輯兩大模塊,其中內核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
傳統PLC使用時會出現一些問題，如程序死循環、程序跑飛、需要龐大的編譯系統作支持和不能實現精確位置控制等等；而發展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現場集成技術，用FPGA來實現PLC的功能，拋棄傳統PLC“程序”的概念，以“硬件線路”來實現控制功能，不論在經濟上還是在性能上都具有更大的優勢。 本課題在對國內外可編程控制器，重點是HardPLC的開發和應用的進展進行概述和分析的基礎上，系統開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結構的兩個創新概念，指出了其優越性能的結構基礎； 2.系統分析了用HardPLC實現控制系統時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎上進行了仿真、綜合，為進一步研究可編程控制器的現場集成奠定了基礎； 3.在仿真綜合的基礎上，用所建立的模型完成了特定邏輯控制系統的控制要求，充分展示了其實際應用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎上，確定了應用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發具有我國自主知識產權的HardPLC組成IP庫具有一定的理論意義；對特定系統的控制實現，充分展示了基于FPGA的可編程控制器現場集成技術可以廣泛應用于工控領域，加大推廣力度和建立更多的IP庫，在許多應用場合可以取代傳統的PLC控制系統，為工控領域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經濟效益；所確定的FPGA芯片配置模式可廣泛應用于對FPGA芯片配置數據的加載，在實踐生產中具有重要的實用價值。
上傳時間： 2013-05-30
上傳用戶：dtvboyy
DFT(離散傅立葉變換)作為將信號從時域轉換到頻域的基本運算,在各種數字信號處理中起著核心作用
上傳時間： 2013-08-04
上傳用戶：wangdean1101
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
