基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。 由于非線性和不穩定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變為功耗更低的3階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
標簽： FPGA bit DAC 24
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
標簽： FPGA 可配置 端口 電路
上傳時間： 2013-06-03
上傳用戶：aa54
可調恒壓恒流維修電源制作，適合一般初學者制作使用
標簽： 30 恒壓 可調穩壓電源 恒流
上傳時間： 2013-05-21
上傳用戶：xhz1993
軟件通信體系架構(SCA)可以實現一個具有開放性、標準化、模塊化的通用軟件無線電平臺，從而使軟件無線電平臺的成本得到顯著降低，應用靈活性得到極大增強。雖然SCA通過CORBA機制很好地解決了通用處理器設備波形組件的互連互通和可移植問題，但是這種機制不能很好地適用于FPGA這種專用處理器。隨著FPGA處理性能的不斷提升，它在SCA系統中的作用越來越突出。因此，如何在SCA系統中很好地集成FPGA波形，如何提高FPGA波形的可移植性就成為當前軟件無線電研究領域中一個非常重要的研究課題。 論文首先通過對現有的旨在解決FPGA波形可移植性的協議和規范進行了研究，深入分析了它們的優缺點。接下來對MHAL規范、CP289協議、OCP接口規范中的方法加以融合和優化，提出了新的FPGA可移植波形結構。這個結構既為FPGA波形設計了標準的通信接口，又實現了波形應用的分離，同時還通過OCP接口實現了波形組件運行環境的標準化，真正實現了波形的可移植。 其次，論文根據提出的波形結構，結合CP289協議中的操作要求，在原本過于簡單的MHAL消息格式的基礎上進行了細化，同時具體給出了MHAL消息封裝結構和MHAL消息解析結構的處理流程，實現了FPGA波形在SCA系統中的標準通信。論文通過對CP289協議的深入研究，結合實際工程應用，提出了具體化的容器結構，并進一步進行了容器中組件控制模塊、互連模塊和本地服務模塊的設計，實現了波形應用的分離。論文以OCP規范為基礎，依據CP289協議中對組件接口的約束，設計了幾種典型的組件OCP接口，使得波形組件設計與系統實現相分離，并真正實現了波形運行環境的標準化。 最后，論文根據所設計的波形結構和組件接口設計了一個FPGA驗證波形，通過波形的實現，證明FPGA波形組件可以像GPP波形組件一樣可加載、可裝配、可部署、可裝配，驗證了論文所設計的FPGA波形是與SCA兼容的。另外，通過對波形組件移植試驗，驗證了所設計的波形結構和組件接口能夠為波形組件提供很好的可移植性。
標簽： FPGA SCA 移植 波形
上傳時間： 2013-04-24
上傳用戶：moonkoo7
·基于MATLAB的可視化凸輪曲線設計程序
標簽： MATLAB 可視化 凸輪 設計程序
上傳時間： 2013-07-28
上傳用戶：yerik
·西門子S7-200可編程控制器系統手冊
標簽： 200 西門子 可編程控制器 系統手冊
上傳時間： 2013-07-18
上傳用戶：cmc_68289287
· 摘要： 本文研究了由線性反饋移位寄存器(Linear Feedback Shift Registers,LFSR)生成m序列的原理,并對LFSR電路結構作了改進,利用基于現代DSP技術的DSP Builder軟件,設計了一種周期、相位可調的m序列發生器.經調試與仿真,結果表明該方法硬件結構簡單、開發周期短,為系統設計或測試帶來很大的便利.
標簽： FPGA 可編程 發生器 序列
上傳用戶：fuzhoulinzexu
在pcb設計中，對于可制造性設計需要認真對待，值得大家學習
標簽： PCB 可制造性
上傳時間： 2013-06-07
上傳用戶：dialouch
·《變頻器可編程序控制器及觸摸屏綜合應用技術》PDF
標簽： 變頻器 可編程序控制器 觸摸屏
上傳時間： 2013-07-16
上傳用戶：GeekyGeek
·書中包括的索引使你能夠根據自己的需要，直接閱讀你所關注的內容。主要內容包括：設計核心，關注嵌入核心和嵌入存儲器；系統集成和超大規模集成電路的設計問題；AC掃描、正常速度掃描和嵌入式可測試性設計；內建、自測試、含內存BIST、邏輯BIST及掃描BIST；虛擬測試套接字和隔離測試 ·重用設計，包括重用和隔離測試；用VSIA和IEEE P1500標準處理測試問題。 書中穿插的整幅圖解直接來自作者的教學材
標簽： 數字集成電路 嵌入式 內核
上傳用戶：sjb555
蟲蟲下載站版權所有 京ICP備2021023401號-1
