PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2014-01-20
上傳用戶：蒼山觀海
38V/100A可直接并聯(lián)大功率AC/DC變換器 隨著電力電子技術(shù)的發(fā)展，電源技術(shù)被廣泛應(yīng)用于計(jì)算機(jī)、工業(yè)儀器儀表、軍事、航天等領(lǐng)域，涉及到國民經(jīng)濟(jì)各行各業(yè)。特別是近年來，隨著IGBT的廣泛應(yīng)用，開關(guān)電源向更大功率方向發(fā)展。研制各種各樣的大功率，高性能的開關(guān)電源成為趨勢。某電源系統(tǒng)要求輸入電壓為AC220V，輸出電壓為DC38V，輸出電流為100A，輸出電壓低紋波，功率因數(shù)>0.9，必要時多臺電源可以直接并聯(lián)使用，并聯(lián)時的負(fù)載不均衡度<5％。 設(shè)計(jì)采用了AC/DC/AC/DC變換方案。一次整流后的直流電壓，經(jīng)過有源功率因數(shù)校正環(huán)節(jié)以提高系統(tǒng)的功率因數(shù)，再經(jīng)半橋變換電路逆變后，由高頻變壓器隔離降壓，最后整流輸出直流電壓。系統(tǒng)的主要環(huán)節(jié)有DC/DC電路、功率因數(shù)校正電路、PWM控制電路、均流電路和保護(hù)電路等。 1 有源功率因數(shù)校正環(huán)節(jié) 由于系統(tǒng)的功率因數(shù)要求0.9以上，采用二極管整流是不能滿足要求的，所以，加入了有源功率因數(shù)校正環(huán)節(jié)。采用UC3854A/B控制芯片來組成功率因數(shù)電路。UC3854A/B是Unitrode公司一種新的高功率因數(shù)校正器集成控制電路芯片，是在UC3854基礎(chǔ)上的改進(jìn)。其特點(diǎn)是：采用平均電流控制，功率因數(shù)接近1，高帶寬，限制電網(wǎng)電流失真≤3％[1]。圖1是由UC3854A/B控制的有源功率因數(shù)校正電路。 該電路由兩部分組成。UC3854A/B及外圍元器件構(gòu)成控制部分，實(shí)現(xiàn)對網(wǎng)側(cè)輸入電流和輸出電壓的控制。功率部分由L2，C5，V等元器件構(gòu)成Boost升壓電路。開關(guān)管V選擇西門康公司的SKM75GB123D模塊，其工作頻率選在35kHz。升壓電感L2為2mH/20A。C5采用四個450V/470μF的電解電容并聯(lián)。因?yàn)椋O(shè)計(jì)的PFC電路主要是用在大功率DC/DC電路中，所以，在負(fù)載輕的時候不進(jìn)行功率因數(shù)校正，當(dāng)負(fù)載較大時功率因數(shù)校正電路自動投入使用。此部分控制由圖1中的比較器部分來實(shí)現(xiàn)。R10及R11是負(fù)載檢測電阻。當(dāng)負(fù)載較輕時，R10及R11上檢測的信號輸入給比較器，使其輸出端為低電平，D2導(dǎo)通，給ENA(使能端)低電平使UC3854A/B封鎖。在負(fù)載較大時ENA為高電平才讓UC3854A/B工作。D3接到SS（軟啟動端），在負(fù)載輕時D3導(dǎo)通，使SS為低電平；當(dāng)負(fù)載增大要求UC3854A/B工作時，SS端電位從零緩慢升高，控制輸出脈沖占空比慢慢增大實(shí)現(xiàn)軟啟動。 2 DC/DC主電路及控制部分分析 2.1 DC/DC主電路拓?fù)?在大功率高頻開關(guān)電源中，常用的主變換電路有推挽電路、半橋電路、全橋電路等[2]。其中推挽電路的開關(guān)器件少，輸出功率大，但開關(guān)管承受電壓高（為電源電壓的2倍），且變壓器有六個抽頭，結(jié)構(gòu)復(fù)雜；全橋電路開關(guān)管承受的電壓不高，輸出功率大，但是需要的開關(guān)器件多（4個），驅(qū)動電路復(fù)雜。半橋電路開關(guān)管承受的電壓低，開關(guān)器件少，驅(qū)動簡單。根據(jù)對各種拓?fù)浞桨傅墓こ袒瘜?shí)現(xiàn)難度，電氣性能以及成本等指標(biāo)的綜合比較，本電源選用半橋式DC/DC變換器作為主電路。圖2為大功率開關(guān)電源的主電路拓?fù)鋱D。
上傳時間： 2013-11-13
上傳用戶：ukuk
P C B 可測性設(shè)計(jì)布線規(guī)則之建議― ― 從源頭改善可測率PCB 設(shè)計(jì)除需考慮功能性與安全性等要求外，亦需考慮可生產(chǎn)與可測試。這里提供可測性設(shè)計(jì)建議供設(shè)計(jì)布線工程師參考。1. 每一個銅箔電路支點(diǎn)，至少需要一個可測試點(diǎn)。如無對應(yīng)的測試點(diǎn)，將可導(dǎo)致與之相關(guān)的開短路不可檢出，并且與之相連的零件會因無測試點(diǎn)而不可測。2. 雙面治具會增加制作成本，且上針板的測試針定位準(zhǔn)確度差。所以Layout 時應(yīng)通過Via Hole 盡可能將測試點(diǎn)放置于同一面。這樣就只要做單面治具即可。3. 測試選點(diǎn)優(yōu)先級：A.測墊(Test Pad) B.通孔(Through Hole) C.零件腳(Component Lead) D.貫穿孔(Via Hole)(未Mask)。而對于零件腳，應(yīng)以AI 零件腳及其它較細(xì)較短腳為優(yōu)先，較粗或較長的引腳接觸性誤判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板彎變形，影響測點(diǎn)精準(zhǔn)度，制作治具需特殊處理。5. 避免將測點(diǎn)置于SMT 之PAD 上，因SMT 零件會偏移，故不可靠，且易傷及零件。6. 避免使用過長零件腳(>170mil(4.3mm))或過大的孔(直徑>1.5mm)為測點(diǎn)。7. 對于電池(Battery)最好預(yù)留Jumper，在ICT 測試時能有效隔離電池的影響。8. 定位孔要求：(a) 定位孔(Tooling Hole)直徑最好為125mil(3.175mm)及其以上。(b) 每一片PCB 須有2 個定位孔和一個防呆孔(也可說成定位孔,用以預(yù)防將PCB反放而導(dǎo)致機(jī)器壓破板)，且孔內(nèi)不能沾錫。(c) 選擇以對角線，距離最遠(yuǎn)之2 孔為定位孔。(d) 各定位孔(含防呆孔)不應(yīng)設(shè)計(jì)成中心對稱,即PCB 旋轉(zhuǎn)180 度角后仍能放入PCB,這樣,作業(yè)員易于反放而致機(jī)器壓破板)9. 測試點(diǎn)要求：(e) 兩測點(diǎn)或測點(diǎn)與預(yù)鉆孔之中心距不得小于50mil(1.27mm)，否則有一測點(diǎn)無法植針。以大于100mil(2.54mm)為佳，其次是75mil(1.905mm)。(f) 測點(diǎn)應(yīng)離其附近零件(位于同一面者)至少100mil，如為高于3mm 零件，則應(yīng)至少間距120mil，方便治具制作。(g) 測點(diǎn)應(yīng)平均分布于PCB 表面，避免局部密度過高，影響治具測試時測試針壓力平衡。(h) 測點(diǎn)直徑最好能不小于35mil(0.9mm)，如在上針板，則最好不小于40mil(1.00mm)，圓形、正方形均可。小于0.030”(30mil)之測點(diǎn)需額外加工，以導(dǎo)正目標(biāo)。(i) 測點(diǎn)的Pad 及Via 不應(yīng)有防焊漆(Solder Mask)。(j) 測點(diǎn)應(yīng)離板邊或折邊至少100mil。(k) 錫點(diǎn)被實(shí)踐證實(shí)是最好的測試探針接觸點(diǎn)。因?yàn)殄a的氧化物較輕且容易刺穿。以錫點(diǎn)作測試點(diǎn)，因接觸不良導(dǎo)致誤判的機(jī)會極少且可延長探針使用壽命。錫點(diǎn)尤其以PCB 光板制作時的噴錫點(diǎn)最佳。PCB 裸銅測點(diǎn)，高溫后已氧化，且其硬度高，所以探針接觸電阻變化而致測試誤判率很高。如果裸銅測點(diǎn)在SMT 時加上錫膏再經(jīng)回流焊固化為錫點(diǎn)，雖可大幅改善，但因助焊劑或吃錫不完全的緣故，仍會出現(xiàn)較多的接觸誤判。
標(biāo)簽： PCB 可測性設(shè)計(jì) 布線規(guī)則
上傳時間： 2014-01-14
上傳用戶：cylnpy
并行接口電路：微處理器與I/O設(shè)備進(jìn)行數(shù)據(jù)傳輸時均需經(jīng)過接口電路實(shí)現(xiàn)系統(tǒng)與設(shè)備互連的匹配。并行接口電路中每個信息位有自己的傳輸線，一個數(shù)據(jù)字節(jié)各位可并行傳送，速度快，控制簡單。由于電氣特性的限制，傳輸距離不能太長。8255A是通用的可編程并行接口芯片，功能強(qiáng)，使用靈活。適合一些并行輸入/輸出設(shè)備的使用。8255A并行接口邏輯框圖三個獨(dú)立的8位I/O端口,口A、口B、口C。口A有輸入、輸出鎖存器及輸出緩沖器。口B與口C有輸入、輸出緩沖器及輸出鎖存器。在實(shí)現(xiàn)高級的傳輸協(xié)議時，口C的8條線分為兩組，每組4條線，分別作為口A與口B在傳輸時的控制信號線。口C的8條線可獨(dú)立進(jìn)行置1/置0的操作。口A、口B、口C及控制字口共占4個設(shè)備號。8255A并行接口的控制字工作模式選擇控制字：口A有三種工作模式，口B有二種工作模式。口C獨(dú)立使用時只有一個工作模式，與口A、口B配合使用時，作為控制信號線。三種工作模式命名為：模式0、模式1及模式2。模式 0 為基本I/O端口，模式1為帶選通的I/O端口，模式 2 為帶選通的雙向I/O端口。口A可工作在三種模式下，口B可工作在模式 0與模式 1下，口C可工作在模式0下或作為控制線配合口A、口B工作。
上傳時間： 2013-11-07
上傳用戶：xitai
包括了新型70MHz帶通濾波器設(shè)計(jì),40MHz帶通濾波器設(shè)計(jì)實(shí)例 凡是有能力對信號頻譜進(jìn)行處理的裝置都可以稱為濾波器。在通信設(shè)備和各類系統(tǒng)中，濾波器應(yīng)用極為廣泛，濾波器的優(yōu)劣直接決定產(chǎn)品的好壞，所以對濾波器的研究和生產(chǎn)一直備為關(guān)注。由于計(jì)算機(jī)技術(shù)、集成工藝和材料工業(yè)的發(fā)展，濾波器的發(fā)展也上了一個新臺階，并且朝高精度、低功耗、小體積方向發(fā)展。本文主要以中心頻率為70MHz 帶通濾波器為例，介紹如何采用Bessel函數(shù)[1]進(jìn)行帶通濾波器的設(shè)計(jì)，同時借助Pspice軟件[2,3]強(qiáng)大的電路仿真功能對濾波器的波特圖和群延遲進(jìn)行仿真，以觀測其效果。2 方案選擇帶通濾波器技術(shù)指標(biāo)要求：帶寬3dB 為4MHz，離中心頻率± 4MHz 處最小衰減為14dB。在整個通帶內(nèi)時延不變。雖然目前最常用的濾波器設(shè)計(jì)方法是巴特沃斯、切比雪夫、橢圓函數(shù)等幾種形式，但這些方法在設(shè)計(jì)70MHz 濾波器時，要通過變換以實(shí)現(xiàn)其帶通，并且它們所設(shè)計(jì)的濾波器的群延遲特性在通帶內(nèi)呈現(xiàn)凹形波形，故在實(shí)際使用（如在廣播，移動通信中的中頻濾波，二次濾波）中要進(jìn)行群延遲均衡，使設(shè)計(jì)步驟繁瑣且使濾波電路復(fù)雜。采用Bessel 函數(shù)設(shè)計(jì)的帶通濾設(shè)器具有最窄過渡帶；在通帶內(nèi)時延均衡，電路所用的階數(shù)最少；在實(shí)際的應(yīng)用中電路容易調(diào)整；由于所有的節(jié)點(diǎn)諧振在相同的頻率上，調(diào)諧比較簡單；從經(jīng)濟(jì)性和制造容易程度來考慮，電容耦合電路最合適，而用Bessel 函數(shù)設(shè)計(jì)的濾波器正是電容耦合電路，故采用Bessel 函數(shù)進(jìn)行濾波器的設(shè)計(jì)。
標(biāo)簽： 帶通濾波器 設(shè)計(jì)實(shí)例
上傳時間： 2013-10-27
上傳用戶：bakdesec
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
一、PAC的概念及軟邏輯技術(shù)二、開放型PAC系統(tǒng)三、應(yīng)用案例及分析四、協(xié)議支持及系統(tǒng)架構(gòu)五、軟件編程技巧&組態(tài)軟件的整合六、現(xiàn)場演示&上機(jī)操作。PAC是由ARC咨詢集團(tuán)的高級研究員Craig Resnick提出的，定義如下:具有多重領(lǐng)域的功能，支持在單一平臺里包含邏輯、運(yùn)動、驅(qū)動和過程控制等至少兩種以上的功能單一開發(fā)平臺上整合多規(guī)程的軟件功能如HMI及軟邏輯, 使用通用標(biāo)簽和單一的數(shù)據(jù)庫來訪問所有的參數(shù)和功能。軟件工具所設(shè)計(jì)出的處理流程能跨越多臺機(jī)器和過程控制處理單元, 實(shí)現(xiàn)包含運(yùn)動控制及過程控制的處理程序。開放式, 模塊化構(gòu)架, 能涵蓋工業(yè)應(yīng)用中從工廠的機(jī)器設(shè)備到過程控制的操作單元的需求。采用公認(rèn)的網(wǎng)絡(luò)接口標(biāo)準(zhǔn)及語言，允許不同供應(yīng)商之設(shè)備能在網(wǎng)絡(luò)上交換資料。
標(biāo)簽： PAC 開放式 系統(tǒng)設(shè)計(jì)
上傳時間： 2014-01-14
上傳用戶：JGR2013
剛剛調(diào)通基于MFC的藍(lán)牙應(yīng)用程序，用USB藍(lán)牙適配器可自動搜索藍(lán)牙設(shè)備并虛擬串口，興奮之余與大家共享，需BlueSoleil。 串口通訊可參照我上傳的dianbiao645.rar或 SMSSend.rar，新功能陸續(xù)添加。
標(biāo)簽： MFC 藍(lán)牙應(yīng)用程序
上傳時間： 2013-11-27
上傳用戶：gtzj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
