說明：CMT2210LH 和CMT2217LH 同為低功耗、高性能的OOK 射頻接收器，適用于ISM 頻段315 /433.92 / 868 / 915 MHz 及其臨近頻點的無線接收應用。CMT2210/17LH 是真正意義的即插即用型芯片。CMT2210LH 工作在300 - 480 MHz 頻段；CMT2217LH 缺省工作在600 - 960 MHz 頻段，通過CMOSTEK 提供的工具可配置該器件工作在300 - 480 MHz 頻段。射頻頻點的改變需通過選用不同頻率的晶體來實現，射頻頻點對應的晶體頻率可從RFPDK 界面讀出。該器件支持0.5 – 40 kbps的數據率范圍，出廠缺省參數優化到1 - 5 kbps的數據率，非常適合與基于編碼器或MCU 的低成本發射器配對使用。通過在PCB 上斷開或短接VDD5V 和VDDL 管腳，CMT2210/17LH 能夠工作在3 - 5.5 V 或2 - 3.6 V 兩種供電電壓區間。當該芯片工作在 433.92 MHz 時，僅需4.5 mA 電流便可實現 -109 dBm 的接收靈敏度。CMT2210/17LH 接收器搭配CMT211x/5x 發射器便能實現高性價比的射頻應用方案。
上傳時間： 2022-07-18
上傳用戶：zhaiyawei
Altium Designer 10 提供了一個強大的高集成度的板級設計發布過程，它可以驗證并將您的設計和制造數據進行打包，這些操作只需一鍵完成，從而避免了人為交互中可能出現的錯誤。發布管理系統簡化規范了發布您的設計項目的流程，或者更具體地說，是那些項目中定義的配置， 直觀，簡潔而且穩定。更重要的是，該系統可以被直接鏈接到您的后臺版本控制系統。 新增的強大的預發布驗證手段的組合 - 用以確保所有包含在發布中的設計文件都是當前的，與存儲在您的版本控制系統中的相應的文件“主人”保持同步的文件，并且通過了所有特定的規則檢查（ERC, DRC, 等等) – 從而您可以在更高層面上控制發布管理，并可保證卓越的發布質量。亮點 ● 提供了將設計數據管理置于設計流程核心地位的全新桌面平臺● 提供了新的維度，以供器件數據的搜尋和管理，確保輸出到制造廠的設計數據具有準確性和可重復性● 為設計環境提供供應鏈信息的智能鏈接，確保對元器件的使用有更好的選擇● 提供了涵蓋整個設計與生產生命周期的器件數據管理方案，而結構性的輸出流程更是確保了輸出信息的完整性R10 系列的增強功能包括：輸出Output Job編輯器、內電層分割加速改善、彈出式的多邊形鋪銅管理器、AtmelQTouch支持、自定制的笛卡爾直角和極坐標柵格、Aldec HDL 仿真功能、實現比使用指針更多的GUI增強，以及隨著Altium Designer10臨近發布日前，我們將構建其中的更多酷炫功能。而且，其平臺穩定性也得到了增強。新功能與過去以季節性主題（如Winter09，Summer09）來命名的方案不同，而是采用新型的平實的編號形式來為新的發布版本進行命名。最新發布的Altium Designer - Release 10 將繼續保持不斷插入新的功能和技術的過程，使得您可以更方便輕松地創建您的下一代電子產品設計。 Altium 的統一的設計架構以將硬件，軟件和可編程硬件等等集成到一個單一的應用程序中而聞名。它可讓您在一個項目內，甚或是整個團隊里自由地探索和開發新的設計創意和設計思想，團隊中的每個人都擁有對于整個設計過程的統一的設計視圖。在軟件解決方案的開發過程中，偶爾腦子里會跳出不斷進化的創意，跳出的每一個創意都在它能做么，并且能給用戶帶來什么好處方面，帶領軟件的解決方案到一個更高的臺階。Release 10 的到來是對于Altium Designer的又一個進化跳躍 – 是軟件及其功能上的世代性的交替和革新，如果您愿意縱向追溯，其規模DXP平臺推出以來，從未見過的以單一的統一模式交付的設計經驗。 此次飛躍的亮點是收集了大量令人印象深刻而廣泛全面的新技術，旨在不但幫助進化您管理您的設計信息的方式，而且還幫助您自動配置發布程。AD10 與Altium Vault Server -- 來自Altium的另一解決方案 -- 提供了一個設計數據管理系統，它可以有效地識別并解決許多導致設計，發布和制造等進程緩慢的各種問題。它是一種非常具有創造性和革命性的智能數據管理系統。該數據管理解決方案的重要組成部分是一個元器件管理系統。該元器件管理系統提供了真正的生命周期追蹤功能和器件檢驗的獨立性。 Altium Designer 10 提供了一個強大的高集成度的板級設計發布過程，它可以驗證并將您的設計和制造數據進行打包，這些操作只需一鍵完成，從而避免了人為交互中可能出現的誤差。發布管理系統簡化規范了發布您的設計項目的流程，或者更具體地說，是那些項目中定義的配置， 直觀，簡潔而且穩定。更重要的是，該系統可以被直接鏈接到您的后臺版本控制系統。 新增的強大的預發布驗證手段的組合 - 用以確保所有包含在發布中的設計文件都是當前的，與存儲在您的版本控制系統中的相應的文件“主人”保持同步的文件，并且通過了所有特定的規則檢查（ERC, DRC, 等等) – 從而您可以在更高層面上控制發布管理，并可保證卓越的發布質量。通過AD10，您可以利用完整的生命周期（從概念和設計，經由原型和產品，到折舊和廢棄 ）來開發并管理您的電子產品，關于所有這些操作的正確性您都有足夠的信心。我們很高興能帶給您這些富有靈感的新技術，和很多其他新功能一起，我們開發了這個發布系統并且得到了很多正面的反應，我們相信您也會很興奮！通過全新的安裝和內容交付系統，以及Altium Subscrption 訂戶計劃可讓您訪問那些酷炫的新功能，并且隨時保持更新。以可選擇的插件方式交付各種功能模塊，您再也不需要為下一個主體（或附體）發布而等待。相反，如果您愿意，您可以通過一個內容流水線 持續不斷地從Altium獲得最新的技術和解決方案的更新。Altium Designer 10 – ---所有一切將從這里開始。設計數據和發布管理設計數據管理系統Altium Designer 的統一平臺 – 用一個統一的數據模型來代表所設計的系統 – 已被有效地運用，而且已有效地解決了在確保不斷增長的產品性能增強和革新的要求的同時，提供更高的數據完整性的問題。其結果是一個設計數據管理模式的執行，允許關于設計世界和最終負責構建實際產品的供應鏈這二者之間的鏈接進行正式的定義。統一的數據模型會將設計數據映射到供應鏈將實際構建的特定的產品條目（裸裝配板）。有了這種模型，并且配以各種功能和技術的廣泛支持，該軟件可使您輕松無痛苦地，流線式地，自動地傳遞來自設計領域的數據到產品領域 – 以高集成度的，直觀的方式一鍵生成數據的輸出。板級實現導出到 Ansoft HFSS?Updated in Beta 4對于那些需要用到RF和幾G頻率數字信號的PCB設計，您現在可以直接從PCB編輯器導出您的PCB文檔到一個 Ansoft Neutral文件格式，這種格式可以被直接導入并使用 Ansys' ANSOFT HFSS? 3D Full-wave Electromagnetic Field Simulation軟件來進行仿真。 Ansoft 與Altium合作提供了在PCB設計以及其電磁場分析方面的高質量協作能力。導出到 SiSoft Quantum-SI?Altium Designer 的 PCB編輯器支持保存PCB設計時同時包括詳細的層棧信息以及過孔和焊盤的幾何信息，并保存為CSV文件，該文件可用于 SiSoft 的 Quantum-SI 系列信號完整性分析軟件工具。 SiSoft 與 Altium 合作特別為Altium Designer的用戶提供了最理想的 Quantum-SI 可接受的導入格式。PCB 3D 視頻為了提供對于您的PCB板的更為生動和更為有用的文檔， Altium Designer 的 Release 10 提供了生成PCB 3D視頻文檔的功能。 從您的主管那邊所看到的PCB 3D視頻的內容，就是簡單的一系列關于您的PCB板3維畫面的快照截圖，類似于關鍵幀。對于這一系列按順序排列的每一個后來的畫面關鍵幀，您都可以調整其縮放程度，平移或者旋轉，調整這些所有相對之前的關鍵幀的設置。輸出時，畫面幀的順序采用強大的多媒體發布器導出為視頻格式 – 一個可配置的輸出媒介被單獨添加到 Release 10 以用于生成PCB 3D 視頻。 其結果就是一系列畫面幀按順序平滑地內插到關鍵幀系列。統一的光標捕獲系統Altium Designer 的 PCB編輯器已經有了很好的柵格定義系統 – 通過可視柵格，捕獲柵格，元件柵格和電氣柵格等等都可以幫助您有效地放置您的設計對象到PCB文檔。隨著Altium Designer 10 的發布，該系統已休整而且隨著統一的光標捕獲系統的到來達到一個新的水平。該系統匯集了三個不同的子系統，共同驅動并達到將光標捕獲到最優選的坐標集：用戶可定義的柵格，直角坐標和極坐標之間可按照喜好選擇；捕獲柵格，它可以自由地放置并提供隨時可見的對于對象排列進行參考的線索；以及增強的對象捕捉點，使得放置對象的時候自動定位光標到基于對象熱點的位置。按照您覺得合適的方式，使用這些功能的組合， 可確保您輕松地搞定在PCB工作區放置和排列您的對象！PCB 中類的結構在將設計從原理圖轉移到PCB的時候，Altium Designer中已經提供了對于高質量，穩定的類（器件類和網絡類）創建功能的支持。Release 10 將這種支持提升到一個新的水平，可以在PCB文檔中定義生成類的層次結構。從本質上講，這使得您可以按照圖紙層次將元件或網絡類組合到從那張圖紙生成的一個母類，而這個母類本身也可以是它上面的一個母類的子類，如此一路到您的設計中的頂層圖紙。而頂層生成的母類（或叫特級類）從本質上來講即是類的結構層次的源頭。這些所有生成的母類都被稱為結構類。結構類，不僅允許在PCB領域中對原理圖文檔結構進行繁衍和高級導航 ，而且也可用于邏輯查詢，例如，設計規則的范圍，或者設置條件進行過濾查找。設計協作喜歡進行協同PCB設計，多個設計師可以同一時間對同一電路板進行工作，然后把他們的結果合并在一起的想法？ Release 10 帶來了真正的PCB設計過程中的協作。通過新的協作，比較和合并面板您會了解你的PCB板當前的狀態，與您的協作同伴的結果進行比較。點擊面板上的命令來顯示差異，然后使用差異映射圖得到關于誰在板上做了些什么的整體視圖。在映射圖中進行點擊以所放到您感興趣的區域，然后在工作區中使用右鍵單擊命令來保留您的更改，或拖拽其他人所做的更改到您的PCB板。甚至還有一個自動命令，可以自動集成所有的與您的板子的當前版本不相沖突的更改 ，并且帶來大量來自其他設計師的布線成果。當您一切準備就緒，可以將更新保存下來，并提交回儲存庫。每個設計師還可以定義工作區域，確保每個人都知道其他人在哪一塊工作，以及不能在哪一塊工作。對于 Atmel Touch Controls 的支持隨便看一下如今任何最新的電子產品，您也許會發現一個很酷的用戶界面 - 如按鈕，滑條和滾輪等等觸摸感應控制塊。為了適應您的電子產品中對這種控制塊的使用，Altium Designer 10 提供了在您的PCB中創建平面電容性的傳感器模式的支持，用于 Atmel? QTouch? 和QMatrix? 傳感器控制器。增強的多邊形鋪銅管理器Altium Designer 的Release 10 中的多邊形鋪銅管理器 對話框提供了更強大的功能性增強，提供了關于管理您的PCB板中所有多邊形鋪銅的附加功能。這些附加功能包括創建新的多邊形鋪銅，訪問對話框的相關屬性和多邊形鋪銅刪除，等等都可以在這里進行操作 --- 全面地豐富了多邊形鋪銅管理器對話框的內容，并將多邊形鋪銅管理整體功能帶到新的高度！為使設計師們成功協作的重要工具，是使得設計師們能夠圖形化地比較他們的工作成果，然后合并以保留任何他們認為合適的更改。但對于庫方面的協作呢？ Altium Designer 已經提供了在某一時間更新PCB到庫元件的最新版本的功能，但Release 10 包含了一個功能強大，可視化比較的工具，以協助PCB設計師在更新和改變控制流程方面的工作。
上傳時間： 2022-07-22
上傳用戶：canderile
現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片?，F在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
本文提出了一種基于FPGA的硬件防火墻的實現方案，采用了FPGA來實現千兆線速的防火墻。傳統的基于X86等通用CPU的防火墻無法支撐快速增長的網絡速度，無法實現線速過濾和轉發。本文在采用FPGA可編程器件+通用CPU模式下，快速處理網絡數據。網絡數據在建立連接跟蹤后，直接由FPGA實現的快速處理板直接轉發，實現了網絡數據的線速處理，通用CPU在操作系統支持下，完成網絡數據的連接跟蹤的創建、維護，對網絡規則表的維護等工作。FPGA硬件板和CPU各司所長，實現快速轉發的目的。 本文設計了基于FPGA的硬件板的硬件規格，提出了硬件連接跟蹤表的存儲模式，以及規則表的存儲模式和定義等； 防火墻系統軟件采用NetBSD操作系統，完成了硬件板的NetBSD的驅動；在軟件系統完成了新建連接的建立、下發、老化等工作；在連接跟蹤上完成了規則的建立、刪除、修改等工作。 本文完成了防火墻的實現。實現了基于連接跟蹤的包過濾、地址轉換（NAT），設計了連接跟蹤的關鍵數據結構，包過濾的關鍵數據結構等，重用了NetBSD操作系統的路由。本文針對地址轉換應用程序的穿透問題，新增了部分實現。 在DoS攻擊是一種比較常見的攻擊網絡手段，本文采用了軟硬件結合的方法，不僅在軟件部分做了完善，也在硬件部分采取了相應的措施，測試數據表明，對常見的Syn洪水攻擊效果明顯。 在實踐過程中，我們發現了NetBSD操作系統內核的軟件缺陷，做了修正，使之更完善。 經過測試分析，本方案不僅明顯的優于X86方案，和基于NP方案、基于ASIC方案比較，具有靈活、可配置、易升級的優點。
上傳時間： 2013-06-21
上傳用戶：zxh1986123
隨著ASIC設計規模的增長，功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求，基于FPGA組的原型驗證方法能有效縮短系統的開發周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增長，單芯片已無法容納整個設計，所以常常需要對設計進行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統的可配置互連結構和ASIC邏輯分割算法進行了深入的研究，提出了FPGA陣列的非對稱可配置互連結構。與現有的對稱互連結構相比，該結構能提供更多的互連通道，可實現對I/O數量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現有的兩類分割算法存在的不足，提出并實現了基于設計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導邏輯分割過程，避免了設計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究，提出了兩種基于不同任務分配策略的并行分割算法，并對其進行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結構，使用原型系統驗證方法對某一大規模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明，使用改進后的FPGA陣列互連結構可以更方便和快捷地實現ASIC設計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現在和將來大規模ASIC邏輯驗證的需求。
上傳時間： 2013-06-12
上傳用戶：極客
論文首先介紹了SRAM型FPGA的典型代表XC4000系列的結構和主要特性，并對XC4000系列器件的配置模式和配置順序做了簡單介紹。根據XC4000系列器件各組成模塊的功能和特點，可以將其分為可編程邏輯功能塊(CLB)、輸入輸出功能塊(IOB)、互連資源(IR)、可配置接口模塊(CIM)和進位邏輯(CLM)等五大部分組成。 對于這五個功能模塊，可以采用“分治法”分別考慮各個模塊的測試問題。論文隨后深入討論了各模塊的測試問題，由于RAM測試的特殊性，所以對函數發生器RAM模式的測試單獨進行了討論。
上傳時間： 2013-06-29
上傳用戶：牛津鞋
DeviceNet現場總線標準作為工業現場總線的國際標準，其開放性和先進性得到了廣泛關注和充分肯定。開發符合DeviceNet現場標準的自動化產品意義重大，也是必要的。 文中從現場通用的老式串口（RS232和RS485）與新興DeviceNet網絡的兼容問題以及模擬量，數字量和多種總線等多功能的一體化問題為出發點，以Atmel的32位ARM7高速處理器為開發平臺，充分發揮其處理高速和功能多樣的優勢，同時結合DeviceNet現場總線高效和診斷的優點，開發了一個帶8路數字量輸入，8數字量輸出，4路模擬量輸入以及RS232為底層自定義協議串口，RS485為底層的在線可配置Modbus協議的DevciceNet一體化通訊網關。 最后文中還利用雙口RAM的協同處理能力，構成雙CPU處理能力的結構，將avr162的8位處理器處理PROFIBUS總線數據，而將32位的ARM7處理器處理DeviceNet總線數據。文中特別從系統硬件開發和軟件開發兩方面加以闡述，并結合OMRON PLC主站測試系統，最終成功給于測試。 為了便于讀者理解和文章的完整性，本文首先對DeviceNet現場總線標準做了簡單介紹；后根據DeviceNet標準對所需求的產品的進行總體設計，以及相應的DeviceNet網關的硬件和軟件的設計和開發。最后，搭建了DeviceNet-Modbus測試系統和DeviceNet-PROFIBUS DP兩套測試系統對所開發產品進行的了功能測試。本課題按照預期設計思想完成了DeviceNet多功能網關的軟硬件的開發，并將系統程序下載到處理器中，在測試平臺下能夠長時間的正常運行，達到了期望效果。
上傳時間： 2013-04-24
上傳用戶：huangzchytems
隨著經濟的發展，城市交通的壓力越來越大，很多城市都開始建設地鐵項目，發展地下軌道交通事業。在地鐵列車上，駕駛員需要方便、快捷地控制各種語音功能，保障列車可靠、安全的運行，從而為乘客提供優質的服務。駕駛員語音控制器就是為了滿足這一需求而提出來的。 在描述列車乘客信息系統的發展、介紹了公共廣播系統的功能的之后，本文分析了駕駛員語音控制器的設計需求，設計了一種具有人機交互功能的駕駛員語音控制器。它帶有LCD顯示屏和輸入鍵盤；能夠在內部存儲路線、站點和緊急信息等用戶數據。通過窗口菜單以圖形化的方式向駕駛員顯示列車運行信息。通過通信端口，按照雙方約定的通訊格式，將運行模式，路線站點，緊急信息等內容發送給列車顯示與廣播控制單元，完成語音及顯示控制。根據需求分析，提出了一種基于ARM的控制器設計平臺。設計了該控制器的硬件和軟件的整體方案，采用模塊化設計的思想給出了系統各主要模塊的具體設計與實現方法，并給出了相關電路的實現原理圖。最后介紹了本控制器的測試方法與過程，并給出了具體應用。該駕駛員語音控制器實現了人工廣播、司機對講、緊急對講和系統設置等功能。具有操作方便、便于維護、可配置、成本低等優點，滿足了駕駛員以及列車語音與顯示控制的實際需求。關鍵詞：ARM；RS485；乘客信息系統；圖形用戶界面；嵌入式系統
上傳時間： 2013-07-30
上傳用戶：電子世界
本文介紹了嵌入式圖形用戶界面（GUI）的特點、發展概況以及嵌入式圖形用戶界的實現方法。針對開發自主、輕型、占用資源少可配置的GUI系統，提出了輕量級GUI系統的設計實現，分析了該系統的體系結構
上傳時間： 2013-06-07
上傳用戶：121212121212
如今IC設計進入了SOC(System-on-chip)設計時代。SOC是指在單一芯片上集成了微控制器、數字信號處理器、存儲器、I/O接口等，可以實現信號采集、轉換、存儲、處理等功能的芯片。SOC設計是基于IP可重用性的設計過程?，F在已有不少公司成功地開發了各種SOC總線規范，以便于IP核的可復用性設計。其中，ARM公司開發的AMBA(Advanced Microcontroller Bus Arehitecture)規范已經成為嵌入式應用的行業標準。嵌入式SOC芯片廣泛應用于消費電子產品中，近年來隨著彩屏手機、PDA等移動終端的普及，液晶電視等平板顯示器件的推廣，液晶顯示器已經逐漸取代CRT成為主流的顯示器件。LCD Driver IC作為液晶顯示器的重要部件，需求量也日益增大。嵌入式液晶顯示系統的設計是當今SOC設計中不可缺少的部分，而基于AMBA總線規范的LCD顯示系統更是具備良好的性能和較大的潛力。 本文提出了一種基于AMBA總線規范的彩色TFT-LCD數字圖像顯示解決方案，硬件設計上包括APB存儲接口模塊、LCD控制模塊，并用VHDL硬件描述語言進行了功能仿真，采用Mentor公司Modelsim5.8完成了系統功能驗證；軟件設計上完成了基于SAMSUNG公司S6D0110 TFT-LCD驅動芯片的測試程序的編寫和系統測試。本設計不需要掌握TFT-LCD內部構造，復雜的內部驅動原理，只需要掌握AMBA總線規范和LCD的MPU并行接口時序，采用本課題設計出的LCD顯示控制模塊簡單實用，便于推廣應用。 本課題基于Xilinx公司的VirtexⅡ FF1152 PROTO開發平臺完成了軟件調試，實現了TFT-LCD圖像顯示。調試結果表明硬件和軟件設計正確且取得了較為滿意的結果。
上傳時間： 2013-06-02
上傳用戶：小楓殘月
