DeviceNet現場總線標準作為工業現場總線的國際標準，其開放性和先進性得到了廣泛關注和充分肯定。開發符合DeviceNet現場標準的自動化產品意義重大，也是必要的。 文中從現場通用的老式串口（RS232和RS485）與新興DeviceNet網絡的兼容問題以及模擬量，數字量和多種總線等多功能的一體化問題為出發點，以Atmel的32位ARM7高速處理器為開發平臺，充分發揮其處理高速和功能多樣的優勢，同時結合DeviceNet現場總線高效和診斷的優點，開發了一個帶8路數字量輸入，8數字量輸出，4路模擬量輸入以及RS232為底層自定義協議串口，RS485為底層的在線可配置Modbus協議的DevciceNet一體化通訊網關。 最后文中還利用雙口RAM的協同處理能力，構成雙CPU處理能力的結構，將avr162的8位處理器處理PROFIBUS總線數據，而將32位的ARM7處理器處理DeviceNet總線數據。文中特別從系統硬件開發和軟件開發兩方面加以闡述，并結合OMRON PLC主站測試系統，最終成功給于測試。 為了便于讀者理解和文章的完整性，本文首先對DeviceNet現場總線標準做了簡單介紹；后根據DeviceNet標準對所需求的產品的進行總體設計，以及相應的DeviceNet網關的硬件和軟件的設計和開發。最后，搭建了DeviceNet-Modbus測試系統和DeviceNet-PROFIBUS DP兩套測試系統對所開發產品進行的了功能測試。本課題按照預期設計思想完成了DeviceNet多功能網關的軟硬件的開發，并將系統程序下載到處理器中，在測試平臺下能夠長時間的正常運行，達到了期望效果。
上傳時間： 2013-04-24
上傳用戶：huangzchytems
隨著經濟的發展，城市交通的壓力越來越大，很多城市都開始建設地鐵項目，發展地下軌道交通事業。在地鐵列車上，駕駛員需要方便、快捷地控制各種語音功能，保障列車可靠、安全的運行，從而為乘客提供優質的服務。駕駛員語音控制器就是為了滿足這一需求而提出來的。 在描述列車乘客信息系統的發展、介紹了公共廣播系統的功能的之后，本文分析了駕駛員語音控制器的設計需求，設計了一種具有人機交互功能的駕駛員語音控制器。它帶有LCD顯示屏和輸入鍵盤；能夠在內部存儲路線、站點和緊急信息等用戶數據。通過窗口菜單以圖形化的方式向駕駛員顯示列車運行信息。通過通信端口，按照雙方約定的通訊格式，將運行模式，路線站點，緊急信息等內容發送給列車顯示與廣播控制單元，完成語音及顯示控制。根據需求分析，提出了一種基于ARM的控制器設計平臺。設計了該控制器的硬件和軟件的整體方案，采用模塊化設計的思想給出了系統各主要模塊的具體設計與實現方法，并給出了相關電路的實現原理圖。最后介紹了本控制器的測試方法與過程，并給出了具體應用。該駕駛員語音控制器實現了人工廣播、司機對講、緊急對講和系統設置等功能。具有操作方便、便于維護、可配置、成本低等優點，滿足了駕駛員以及列車語音與顯示控制的實際需求。關鍵詞：ARM；RS485；乘客信息系統；圖形用戶界面；嵌入式系統
上傳時間： 2013-07-30
上傳用戶：電子世界
本文介紹了嵌入式圖形用戶界面（GUI）的特點、發展概況以及嵌入式圖形用戶界的實現方法。針對開發自主、輕型、占用資源少可配置的GUI系統，提出了輕量級GUI系統的設計實現，分析了該系統的體系結構
上傳時間： 2013-06-07
上傳用戶：121212121212
如今IC設計進入了SOC(System-on-chip)設計時代。SOC是指在單一芯片上集成了微控制器、數字信號處理器、存儲器、I/O接口等，可以實現信號采集、轉換、存儲、處理等功能的芯片。SOC設計是基于IP可重用性的設計過程。現在已有不少公司成功地開發了各種SOC總線規范，以便于IP核的可復用性設計。其中，ARM公司開發的AMBA(Advanced Microcontroller Bus Arehitecture)規范已經成為嵌入式應用的行業標準。嵌入式SOC芯片廣泛應用于消費電子產品中，近年來隨著彩屏手機、PDA等移動終端的普及，液晶電視等平板顯示器件的推廣，液晶顯示器已經逐漸取代CRT成為主流的顯示器件。LCD Driver IC作為液晶顯示器的重要部件，需求量也日益增大。嵌入式液晶顯示系統的設計是當今SOC設計中不可缺少的部分，而基于AMBA總線規范的LCD顯示系統更是具備良好的性能和較大的潛力。 本文提出了一種基于AMBA總線規范的彩色TFT-LCD數字圖像顯示解決方案，硬件設計上包括APB存儲接口模塊、LCD控制模塊，并用VHDL硬件描述語言進行了功能仿真，采用Mentor公司Modelsim5.8完成了系統功能驗證；軟件設計上完成了基于SAMSUNG公司S6D0110 TFT-LCD驅動芯片的測試程序的編寫和系統測試。本設計不需要掌握TFT-LCD內部構造，復雜的內部驅動原理，只需要掌握AMBA總線規范和LCD的MPU并行接口時序，采用本課題設計出的LCD顯示控制模塊簡單實用，便于推廣應用。 本課題基于Xilinx公司的VirtexⅡ FF1152 PROTO開發平臺完成了軟件調試，實現了TFT-LCD圖像顯示。調試結果表明硬件和軟件設計正確且取得了較為滿意的結果。
上傳時間： 2013-06-02
上傳用戶：小楓殘月
隨著集成電路的設計規模越來越大，FPGA為了滿足這種設計需求，其規模也越做越大，傳統平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統的單一邏輯單元)，并且內部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，FPGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。 本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網數和外部使用的引腳數，從而達到減少布線所需的通道數。該算法和以前的算法相比較，無論從面積，還是通道數方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析，如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數，采用較好的目標函數來達到較優結果。
上傳時間： 2013-04-24
上傳用戶：zhaoq123
未來戰爭將以信息化戰場為支撐，以信息化武器裝備為主導，以信息化作戰為主要方式，信息安全是實施信息防御、奪取制信息權、獲取信息優勢的關鍵要素，其建設與發展面臨新的挑戰和日益廣泛的應用需求。 信息安全裝備是適應新時期軍事通信建設的需求、保證軍事信息安全、軍隊指揮系統順暢的重要方面，深度包過濾技術是我軍信息安全領域的重要技術之一。進行深度包過濾技術的研究與實現具有非常重要的意義。 本文所做的工作主要有以下幾個方面： 1、提出了一種效率更高的字符串搜索算法OBM； 2、設計了過濾策略； 3、設計了各過濾規則/特征碼的數據結構及整體數據結構； 4、在FPGA中設計實現了QBM算法； 5、基于FPGA+FLASH結構，設計了深度包過濾器整體方案，設計實現了一款既有訪問控制能力又有內容過濾特點，高效、可配置、能反饋的內容過濾器； 6、對所完成的設計進行了仿真，并給出了性能評估。
上傳時間： 2013-05-29
上傳用戶：夜月十二橋
數字電視按傳輸方式分為地面、衛星和有線三種。其中，DVB-S和DVB-C這兩個全球化的衛星和有線傳輸方式標準，目前已作為世界統一標準被大多數國家所接受。而對于地面數字電視廣播標準，經國際電訊聯盟(ITU)批準的共有三個，包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial，數字視頻地面廣播)標準、美國的ATSC(Advanced Television System Committee，先進電視制式委員會)標準和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting，綜合業務數字廣播)標準。綜合比較起來，歐洲的DVB-T標準在技術及應用實踐上都更加成熟。 本論文首先介紹了DVB-T系統的主要結構，針對DVB-T標準中各模塊的實現進行了闡述，并根據發射機端各個模塊討論了接收機端相關模塊的算法設計。 隨后，論文給出了基于Microsoft Visual Studio 2005平臺實現的數字電視基帶信號產生與接收的軟件仿真系統的總體設計流程，重點討論了內編解碼器和內交織/解交織器的算法與實現，并在實現的多參數可選的數字電視基帶信號產生與接收軟件仿真平臺上，重點分析了內編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡化軟判決以及不同調制方式時對DVB-T系統整體性能的影響。 最后，論文討論了內碼譯碼算法的實現改進，使得Viterbi譯碼更適合在FPGA上實現，同時針對邏輯設計進行優化以便節省硬件資源。論文重點討論了對幸存路徑信息存儲譯碼模塊的改進，比較了此模塊三種不同的實現方式帶來的硬件速率和資源的優劣，通過利用4塊RAM對幸存路徑信息的交互讀寫，完成了對傳統回溯算法的改進，實現了加窗回溯的譯碼輸出，同時實現了回溯長度可配置以實現系統不同的性能要求。
上傳時間： 2013-08-02
上傳用戶：遠遠ssad
卷積Turbo碼因其優異的糾錯性能越來越受人門的關注，而編碼器和譯碼器是編碼理論實際應用的重點和難點。論文根據IEEE802.16e標準，以低時延、高吞吐量、支持高時鐘頻率、參數可配置為目標，對卷積Turbo碼編碼器和譯碼器的FPG...
上傳時間： 2013-05-19
上傳用戶：cuibaigao
·蔣句平著/機械工業出版社/393頁/2004年1月出版
上傳時間： 2013-07-10
上傳用戶：ardager
AD5933/AD5934的電流-電壓（I-V）放大級還可能輕微增加信號鏈的不準確性。I-V轉換級易受放大器的偏置電流、失調電壓和CMRR影響。通過選擇適當的外部分立放大器來執行I-V轉換，用戶可挑選一個具有低偏置電流和失調電壓規格、出色CMRR的放大器，提高I-V轉換的精度。該內部放大器隨后可配置成一個簡單的反相增益級。
上傳時間： 2013-10-27
上傳用戶：wangzeng
