亚洲男人天堂2024,成av人片在线观看www,欧美伦理在线视频

可配置

fpga可重構(gòu)的pcie總線快速配置

fpga可重構(gòu)的pcie總線快速配置 fpga可重構(gòu)的pcie總線快速配置

標簽： fpga pcie 總線

上傳時間： 2022-06-26

上傳用戶：
基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng).rar

現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器作為數(shù)字信號處理技術(shù)的重要組成部分，以其良好的線性特性在許多領(lǐng)域內(nèi)被廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性，而已有的一些軟件和硬件實現(xiàn)方式則難以同時達到這兩方面的要求。隨著可編程邏輯器件和EDA技術(shù)的發(fā)展，越來越多的人開始應用FPGA實現(xiàn)FIR濾波器，既保證了信號處理的實時性，又可兼顧靈活性的要求。但是普遍存在的問題是不能根據(jù)被濾波信號特點動態(tài)調(diào)整濾波器的濾波系數(shù)，只能完成單一特性的濾波工作。本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結(jié)合起來，設計了一個基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)。此系統(tǒng)由計算機根據(jù)各種濾波器指標計算出濾波參數(shù)，通過USB2.0對FPGA芯片內(nèi)部的FIR多階濾波器進行參數(shù)配置，實現(xiàn)數(shù)字濾波器參數(shù)可調(diào)；配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算，濾波后的數(shù)據(jù)經(jīng)過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統(tǒng)中采用有限狀態(tài)機對FPGA參數(shù)配置模式和濾波模式進行切換，保證了系統(tǒng)的有序運行。本文通過性能測試和應用實例對系統(tǒng)進行驗證。實驗證明：該基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)參數(shù)配置方便，可以根據(jù)實際需要動態(tài)調(diào)整濾波參數(shù)，并且濾波效果良好，可有效濾除噪聲信號。

標簽： FPGA FIR 參數(shù)

上傳時間： 2013-07-26

上傳用戶：KSLYZ
基于USB2.0的FPGA配置接口及實驗開發(fā)評估板設計與實現(xiàn).rar

信號與信息處理是信息科學中近幾年來發(fā)展最為迅速的學科之一,隨著片上系統(tǒng)(SOC,System On Chip)時代的到來,FPGA正處于革命性數(shù)字信號處理的前沿。基于FPGA的設計可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復制、元器件和開發(fā)成本進一步降低、開發(fā)時間也大大縮短等優(yōu)點。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發(fā)設備提出了更高的要求。本論文基于IEEE1149.1標準和USB2.0技術(shù),完成了FPGA配置接口電路及實驗開發(fā)板的設計與實現(xiàn)。作者在充分理解IEEE1149.1標準和USB技術(shù)原理的基礎(chǔ)上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發(fā)實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調(diào)試,完成測試與驗證,實現(xiàn)了對Altera系列PLD的配置功能及實驗開發(fā)板的功能。本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現(xiàn)有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產(chǎn)權(quán)嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發(fā)設計的難度。與傳統(tǒng)的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發(fā)板與其同類產(chǎn)品相比有較強的競爭力。

標簽： FPGA USB 2.0

上傳時間： 2013-04-24

上傳用戶：lingduhanya
基于AT89C51單片機的微型可編程控崩器

介招用AT8 9 c5 單片機構(gòu)成微型可鳊程控制器PLc的設計思路一系統(tǒng)硬件配置和軟件設計方法，最后給出此微型可鳊程控制器在水塔水位控制中應用的實例。

標簽： 89C C51 AT 89

上傳時間： 2013-04-24

上傳用戶：zhangjt
基于ARM的可編程控制器的研制

本文對基于ARM的可編程控制器進行了研究。本文研制的可編程控制器配置簡單，擴展方便，抗干擾能力強，可靠性高。能夠采集4～20mA/0～5V的模擬量以及12路開關(guān)量；輸出1路-10～+10V、4路0～5V與2路0～20mA的模擬量以及8路開關(guān)量；能夠采集6路溫度信號：可以應用于開關(guān)量的邏輯控制；能實現(xiàn)簡單的PID控制：并配有RS232串行通信接口以及CAN總線通信接口，能滿足基本工業(yè)控制的要求。

標簽： ARM 可編程控制器

上傳時間： 2013-04-24

上傳用戶：LSPSL
基于FPGA的可編程控制器現(xiàn)場集成技術(shù)應用研究

傳統(tǒng)PLC使用時會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實現(xiàn)控制功能，不論在經(jīng)濟上還是在性能上都具有更大的優(yōu)勢。本課題在對國內(nèi)外可編程控制器，重點是HardPLC的開發(fā)和應用的進展進行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實現(xiàn)控制系統(tǒng)時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎(chǔ)上進行了仿真、綜合，為進一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實際應用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對特定系統(tǒng)的控制實現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經(jīng)濟效益；所確定的FPGA芯片配置模式可廣泛應用于對FPGA芯片配置數(shù)據(jù)的加載，在實踐生產(chǎn)中具有重要的實用價值。

標簽： FPGA 可編程控制器集成技術(shù) 應用研究

上傳時間： 2013-05-30

上傳用戶：dtvboyy
現(xiàn)場可編程邏輯門陣列（FPGA）技術(shù)的應用研究

現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風險低和現(xiàn)場可靈活配置等優(yōu)點,可以在更短的時間實現(xiàn)更復雜的功能,使得基于FPGA的開發(fā)平臺的研究成為工業(yè)界和學術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個設計系統(tǒng)下載于同一芯片中,實現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應用日益廣泛.在國外,FPGA技術(shù)發(fā)展與應用已達到相當高的程度;而在國內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發(fā)平臺的設計思路,研制了一種FPGA快速實驗開發(fā)裝置,對研制過程中遇到的軟、硬件問題加以歸納總結(jié),提高了系統(tǒng)運行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機ISA總線,基于FLEX10K的圖像點陣型LCD、PC機PCI總線接口中.最后通過一個通用實驗裝置系統(tǒng)的設計和實現(xiàn),綜合上述應用,介紹了FPGA實驗系統(tǒng)的軟件開發(fā)環(huán)境,實現(xiàn)了基于FGPA的交通信號燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設計中的應用.

標簽： FPGA 現(xiàn)場可編程應用研究邏輯門

上傳時間： 2013-04-24

上傳用戶：龍飛艇
嵌入式可重構(gòu)數(shù)控系統(tǒng)的研究

傳統(tǒng)的數(shù)控系統(tǒng)采用的大多是專用的封閉式結(jié)構(gòu)，它能提供給用戶的選擇有限，用戶無法對現(xiàn)有數(shù)控設備的功能進行修改以滿足自己的特殊要求；各種廠商提供給用戶的操作方式各不相同，用戶在培訓人員、設備維護等方面要投入大量的時間和資金。這些問題嚴重阻礙了CNC制造商、系統(tǒng)集成者和用戶采用快速而有創(chuàng)造性的方法解決當今制造環(huán)境中數(shù)控加工和系統(tǒng)集成中的問題。隨著電子技術(shù)和計算機技術(shù)的高速發(fā)展，數(shù)控技術(shù)正朝向柔性化、智能化和網(wǎng)絡化的方向發(fā)展。針對數(shù)控系統(tǒng)已存在的問題和未來發(fā)展的趨勢，本文致力于建立一個適合現(xiàn)場加工特征的開放結(jié)構(gòu)數(shù)控平臺，使系統(tǒng)具備軟硬件可重構(gòu)的柔性特征，同時把監(jiān)控診斷和網(wǎng)絡模塊融入數(shù)控系統(tǒng)的框架體系之內(nèi)，滿足智能化和網(wǎng)絡化的要求。本文在深入研究嵌入式系統(tǒng)技術(shù)的基礎(chǔ)上，引入可重構(gòu)的設計方法，選擇具體的硬件平臺和軟件平臺進行嵌入式可重構(gòu)數(shù)控系統(tǒng)平臺的研發(fā)。硬件結(jié)構(gòu)以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現(xiàn)場可編程門陣列(FPGA)芯片為核心，配以系統(tǒng)所需的外圍模塊；軟件系統(tǒng)以性能卓越的VxWorks嵌入式實時操作系統(tǒng)為核心，開發(fā)所需要的應用軟件，將VxWorks嵌入式實時操作系統(tǒng)擴展為一個完整、實用的嵌入式數(shù)控系統(tǒng)。該系統(tǒng)不僅具有可靠性高、穩(wěn)定性好、功能強的優(yōu)點，而且具有良好的可移植性和軟硬件可裁減性，便于根據(jù)實際需求進行功能的擴展和重構(gòu)。本論文的主要研究工作如下： (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設計，以及存儲、采集、通訊和網(wǎng)絡等模塊的設計。 (2)深入研究了基于FPGA的串行配置方法和可重構(gòu)設計方法，設計出基于FPGA的電機運動控制、機床IO控制、鍵盤陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實時操作系統(tǒng)在硬件平臺上的移植和任務調(diào)度原理，合理分配控制系統(tǒng)的管理任務，開發(fā)系統(tǒng)的底層驅(qū)動程序和應用程序。最后，本文總結(jié)了系統(tǒng)的開發(fā)工作，并對嵌入式可重構(gòu)數(shù)控系統(tǒng)的進一步研究提出了自己的一些想法，以指引后續(xù)研究工作。

標簽： 嵌入式可重構(gòu) 數(shù)控系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：gcs333
可重構(gòu)24bit音頻過采樣DAC的FPGA

基于過采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號轉(zhuǎn)換為高精度的模擬信號(大于等于16位)。采用這一架構(gòu)進行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點，例如極低的失配噪聲和更高的可靠性，便于實現(xiàn)嵌入式集成等，最重要的是可以得到其他DAC結(jié)構(gòu)所無法達到的精度和動態(tài)范圍。在高精度測量，音頻轉(zhuǎn)換，汽車電子等領(lǐng)域有著廣泛的應用價值。本文采用∑-△結(jié)構(gòu)以FPGA方式實現(xiàn)了一個具有高精度的數(shù)模轉(zhuǎn)換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現(xiàn)方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數(shù)據(jù)，具備良好的兼容性和通用性。由于非線性和不穩(wěn)定性的存在，高階∑-△調(diào)制器的設計與實現(xiàn)存在較大的難度。本文綜合大量文獻中的經(jīng)驗原則和方法，闡述了穩(wěn)定的高階高精度調(diào)制器的設計流程；并據(jù)此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實現(xiàn)結(jié)構(gòu)。分析表明，與其他常見的∑-△調(diào)制器實現(xiàn)結(jié)構(gòu)相比，本方案具有結(jié)構(gòu)簡單、運算單元少等優(yōu)點；此外在同樣信號采樣率下，調(diào)制器所需的時鐘頻率大大降低。文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯(lián)組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結(jié)構(gòu)得到了充分的簡化。本文提出的過采樣DAC方案具有可重配置結(jié)構(gòu)，讓使用者能夠方便地控制過采樣比和調(diào)制器階數(shù)。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現(xiàn)對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調(diào)制器的重構(gòu)，則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創(chuàng)新之處。目前，該過采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實現(xiàn)和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特數(shù)據(jù)轉(zhuǎn)換應用的分辨率要求。

標簽： FPGA bit DAC 24

上傳時間： 2013-07-08

上傳用戶：從此走出陰霾
適合過程控制應用的完全可編程通用模擬前端

本電路針對過程控制應用提供一款完全可編程的通用模擬前端(AFE)，支持2/3/4線RTD配置、帶冷結(jié)補償?shù)臒犭娕驾斎搿螛O性和雙極性輸入電壓、4 mA至20 mA輸入，串行控制的8通道單刀單擲開關(guān)ADG1414用于配置選定的測量模式。

標簽： 過程控制應用可編程模擬前端

上傳時間： 2013-10-23

上傳用戶：taozhihua1314