現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器作為數(shù)字信號(hào)處理技術(shù)的重要組成部分，以其良好的線性特性在許多領(lǐng)域內(nèi)被廣泛的應(yīng)用。在工程實(shí)踐中，往往要求信號(hào)處理具有實(shí)時(shí)性和靈活性，而已有的一些軟件和硬件實(shí)現(xiàn)方式則難以同時(shí)達(dá)到這兩方面的要求。 隨著可編程邏輯器件和EDA技術(shù)的發(fā)展，越來(lái)越多的人開(kāi)始應(yīng)用FPGA實(shí)現(xiàn)FIR濾波器，既保證了信號(hào)處理的實(shí)時(shí)性，又可兼顧靈活性的要求。但是普遍存在的問(wèn)題是不能根據(jù)被濾波信號(hào)特點(diǎn)動(dòng)態(tài)調(diào)整濾波器的濾波系數(shù)，只能完成單一特性的濾波工作。 本文將FPGA的快速性和計(jì)算機(jī)的靈活性通過(guò)USB2.0總線有機(jī)地結(jié)合起來(lái)，設(shè)計(jì)了一個(gè)基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)。此系統(tǒng)由計(jì)算機(jī)根據(jù)各種濾波器指標(biāo)計(jì)算出濾波參數(shù)，通過(guò)USB2.0對(duì)FPGA芯片內(nèi)部的FIR多階濾波器進(jìn)行參數(shù)配置，實(shí)現(xiàn)數(shù)字濾波器參數(shù)可調(diào)；配置后的FPGA濾波單元完成對(duì)A/D采集的信號(hào)進(jìn)行濾波運(yùn)算，濾波后的數(shù)據(jù)經(jīng)過(guò)緩存后通過(guò)USB2.0總線傳輸至計(jì)算機(jī)進(jìn)行顯示、分析和儲(chǔ)存等進(jìn)一步處理。在系統(tǒng)中采用有限狀態(tài)機(jī)對(duì)FPGA參數(shù)配置模式和濾波模式進(jìn)行切換，保證了系統(tǒng)的有序運(yùn)行。 本文通過(guò)性能測(cè)試和應(yīng)用實(shí)例對(duì)系統(tǒng)進(jìn)行驗(yàn)證。實(shí)驗(yàn)證明：該基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)參數(shù)配置方便，可以根據(jù)實(shí)際需要?jiǎng)討B(tài)調(diào)整濾波參數(shù)，并且濾波效果良好，可有效濾除噪聲信號(hào)。
上傳時(shí)間： 2013-07-26
上傳用戶(hù)：KSLYZ
MP3音樂(lè)是目前最為流行的音樂(lè)格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場(chǎng)，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛(ài)。本文以MPEG-1的MP3音頻解碼器為研究對(duì)象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過(guò)程的相關(guān)步驟，以減少緩沖區(qū)存儲(chǔ)單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫(xiě)RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲(chǔ)中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長(zhǎng)的組合邏輯路徑隔開(kāi)，提高了電路的性能和可靠性；使用連續(xù)訪問(wèn)公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過(guò)程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)RTL級(jí)電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開(kāi)發(fā)板為平臺(tái)，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過(guò)程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶(hù)：xymbian
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對(duì)高沉浸感的虛擬現(xiàn)實(shí)場(chǎng)景提出了更高的要求，這種虛擬顯示的場(chǎng)景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場(chǎng)景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會(huì)發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過(guò)程中的幾何校正和邊緣融合技術(shù)。 一個(gè)大場(chǎng)景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無(wú)縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時(shí)采集圖形服務(wù)器，或者PC的圖像信號(hào)，通過(guò)圖像處理模塊對(duì)圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號(hào)的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語(yǔ)言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊，用于上電時(shí)對(duì)系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞，并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過(guò)程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：ynsnjs
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過(guò)仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-07-20
上傳用戶(hù)：頂?shù)弥?/p>
本文主要研究了認(rèn)知無(wú)線電頻譜感知功能的關(guān)鍵技術(shù)以及硬件實(shí)現(xiàn)方法。首先，提出了認(rèn)知無(wú)線電頻譜感知功能的硬件實(shí)現(xiàn)框圖，包括射頻前端部分和數(shù)字信號(hào)處理部分，接著簡(jiǎn)單介紹了射頻前端電路的功能與特性，最后重點(diǎn)介紹了數(shù)字信號(hào)處理部分的FPGA實(shí)現(xiàn)與驗(yàn)證過(guò)程。 數(shù)字處理部分主要實(shí)現(xiàn)寬帶信號(hào)的短時(shí)傅立葉分析，將中頻寬帶數(shù)字信號(hào)通過(guò)基于多相濾波器組的下變頻模塊，實(shí)現(xiàn)并行多通道的數(shù)字下變頻，然后對(duì)每個(gè)信道進(jìn)行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號(hào)的時(shí)頻關(guān)系。整個(gè)系統(tǒng)主要包括：延時(shí)抽取模塊、多相濾波器模塊、32點(diǎn)開(kāi)關(guān)式流水線FFT模塊、滑動(dòng)窗緩沖區(qū)、256點(diǎn)流水線FFT模塊等。 本設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個(gè)系統(tǒng)采用全同步設(shè)計(jì)，可穩(wěn)定工作于200MHz，其分析帶寬高達(dá)65MHz，具有很高的使用價(jià)值。
標(biāo)簽： FPGA 認(rèn)知無(wú)線電 感知功能
上傳時(shí)間： 2013-07-09
上傳用戶(hù)：liuchee
易于移動(dòng)，帶有電源線及插頭，可供插接于120V，15–20A 的電源插座的燈具。
標(biāo)簽： 153 UL 標(biāo)準(zhǔn) 移動(dòng)
上傳時(shí)間： 2013-07-22
上傳用戶(hù)：yerik
介招用AT8 9 c5 單片機(jī)構(gòu)成微型可鳊程控制器PLc的設(shè)計(jì)思路一系統(tǒng)硬件配置和軟件設(shè)計(jì)方法，最后給出此微型可鳊程控制器在水塔水位控制中應(yīng)用的實(shí)例。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：zhangjt
我國(guó)是世界上設(shè)施農(nóng)業(yè)面積最大的國(guó)家，設(shè)施面積占世界總面積的70-80％。目前國(guó)內(nèi)設(shè)施溫室應(yīng)用的主要環(huán)境參數(shù)采控系統(tǒng)大多為進(jìn)口產(chǎn)品，這些產(chǎn)品技術(shù)含量高，采控效果好，但相對(duì)價(jià)格較高，通常適用于現(xiàn)代化的大型或高檔連棟溫室。少數(shù)國(guó)產(chǎn)品牌無(wú)論技術(shù)水平還是采控效果均不甚理想，尤其缺少能夠適用于我國(guó)常見(jiàn)的中小型日光溫室的低成本智能采集控制裝置。本文基于國(guó)家高技術(shù)研究發(fā)展計(jì)劃(863計(jì)劃)課題“設(shè)施農(nóng)業(yè)精準(zhǔn)生產(chǎn)技術(shù)系統(tǒng)構(gòu)建與應(yīng)用”，對(duì)設(shè)施溫室環(huán)境和生物信息數(shù)據(jù)采集、傳輸、備份、調(diào)控問(wèn)題進(jìn)行了研究。 論文分析了目前國(guó)內(nèi)中小型日光溫室環(huán)境監(jiān)控需求，提出并實(shí)現(xiàn)了一套網(wǎng)絡(luò)型設(shè)施農(nóng)業(yè)日光溫室智能控制系統(tǒng)從硬件到軟件的完整方案。主要研究工作如下： (1) 開(kāi)發(fā)了面向常用環(huán)境信息傳感器和生物信息傳感器的數(shù)據(jù)采集模塊，該數(shù)據(jù)采集模塊具有可定制、可擴(kuò)展的特點(diǎn)。 (2) 開(kāi)發(fā)了基于CF卡的數(shù)據(jù)備份及存儲(chǔ)模塊，為實(shí)現(xiàn)現(xiàn)場(chǎng)數(shù)據(jù)的大容量存儲(chǔ)和本地化自主控制提供了基礎(chǔ)。 (3) 構(gòu)建了傳感器數(shù)據(jù)的局域傳輸網(wǎng)絡(luò)和以太網(wǎng)絡(luò)接口，滿足了節(jié)點(diǎn)環(huán)境參數(shù)及視頻信息寬帶傳輸與溫室集中監(jiān)控的需要。 (4) 開(kāi)發(fā)了面向中小型日光溫室的可擴(kuò)展核心設(shè)備管理模塊，實(shí)現(xiàn)了在決策服務(wù)器支持下的環(huán)境參數(shù)本地自主調(diào)控。 (5) 移植了嵌入式操作系統(tǒng)、開(kāi)發(fā)了設(shè)備驅(qū)動(dòng)程序，使用戶(hù)可以靈活方便地調(diào)用板載設(shè)備進(jìn)行系統(tǒng)的二次定制開(kāi)發(fā)。 (6) 對(duì)系統(tǒng)軟件、硬件進(jìn)行了模擬調(diào)試和現(xiàn)場(chǎng)實(shí)驗(yàn)，驗(yàn)證了系統(tǒng)在設(shè)施溫室環(huán)境采控中的各項(xiàng)功能。 論文結(jié)構(gòu)如下：首先分析了課題的研究背景、意義、研究現(xiàn)狀和相應(yīng)關(guān)鍵技術(shù)；然后在溫室控制的需求分析上提出了智能控制系統(tǒng)的方案；接著給出了智能PAC系統(tǒng)子/主節(jié)點(diǎn)的硬件設(shè)計(jì)及實(shí)現(xiàn)，給出了基于U-BOOT與uClinux的智能PAC系統(tǒng)軟件設(shè)計(jì)和驅(qū)動(dòng)開(kāi)發(fā)；其次設(shè)計(jì)了實(shí)驗(yàn)平臺(tái)對(duì)智能PAC系統(tǒng)進(jìn)行仿真調(diào)試和現(xiàn)場(chǎng)實(shí)驗(yàn)。論文最后展望了我國(guó)設(shè)施農(nóng)業(yè)溫室環(huán)境監(jiān)控的發(fā)展。 現(xiàn)場(chǎng)實(shí)驗(yàn)表明，該智能PAC系統(tǒng)解決了日光溫室環(huán)境和生物信息數(shù)據(jù)采集、傳輸、備份問(wèn)題，并且具有可定制化、可編程、運(yùn)行穩(wěn)定可靠的特點(diǎn)，達(dá)到了預(yù)期的設(shè)計(jì)要求。
標(biāo)簽： ARM 設(shè)施農(nóng)業(yè) 網(wǎng)絡(luò) 可編程
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：qw12
本文以正在研制的某新型電臺(tái)為應(yīng)用背景，研究在電臺(tái)上使用觸摸屏的硬件設(shè)計(jì)方法和軟件實(shí)現(xiàn)途徑。 觸摸屏是人機(jī)交互發(fā)展的方向。目前已在多種領(lǐng)域得到了廣泛地應(yīng)用，而使用觸摸屏代替按鍵在無(wú)線電臺(tái)上實(shí)現(xiàn)人機(jī)交互功能目前尚不多見(jiàn)。在無(wú)線電臺(tái)上使用觸摸屏可以盡可能地減少電臺(tái)的體積，同時(shí)采用常見(jiàn)的Windows風(fēng)格的操作系統(tǒng)，可以使電臺(tái)不僅易于攜帶，也更便于操作。 本文的研究是基于ARM的硬件平臺(tái)和Windows CE的軟件平臺(tái)。硬件平臺(tái)的內(nèi)核模塊采用ARM920T核的S3C2410嵌入式處理器，外部包含64M的SDRAM和64M的NAND Flash；硬件平臺(tái)還集成了LCD，觸摸屏等人機(jī)接口，同時(shí)提供了USB主控制器接口、SD卡擴(kuò)展接口和RS232接口。平臺(tái)技術(shù)先進(jìn)，結(jié)構(gòu)合理，功能較完備，整體性、可擴(kuò)充性強(qiáng)。 在此硬件平臺(tái)的基礎(chǔ)上，本文深入分析了基于Windows CE軟件平臺(tái)的構(gòu)建，對(duì)應(yīng)用開(kāi)發(fā)所涉及工具軟件作了介紹，并依據(jù)應(yīng)用開(kāi)發(fā)的需要定制了Windows CE內(nèi)核。本文對(duì)LCD、觸摸屏和USB的驅(qū)動(dòng)程序作了深入研究，并在此基礎(chǔ)上初步涉及了Windows CE應(yīng)用程序開(kāi)發(fā)，實(shí)現(xiàn)了電臺(tái)操作界面，實(shí)現(xiàn)了基本的數(shù)據(jù)錄入與輸出功能。
標(biāo)簽： WinCE ARM 電臺(tái) 可視化
上傳時(shí)間： 2013-07-26
上傳用戶(hù)：fandeshun
本文介紹了一種適于網(wǎng)絡(luò)環(huán)境的高效、可擴(kuò)展、自適應(yīng)以及魯棒的視頻流壓縮與傳輸技術(shù)，并以此為基礎(chǔ)最終實(shí)現(xiàn)了一個(gè)流媒體系統(tǒng)。該系統(tǒng)由兩部分組成：流媒體壓縮部分和網(wǎng)絡(luò)傳輸控制部分。在本文中將詳細(xì)介紹這
標(biāo)簽： 可伸縮 魯棒流 媒體 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-03
上傳用戶(hù)：14786697487
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
