s1.c是server，c.c是client， server負(fù)責(zé)接收client傳的數(shù)字進(jìn)行運(yùn)算並回傳，運(yùn)用了同步的機(jī)制。編譯須加 -lsocket -lpthread -lrt
標(biāo)簽： server
上傳時(shí)間： 2014-01-02
上傳用戶：athjac
8051串口程序，解決了8.192晶振數(shù)據(jù)不同步的問題
上傳時(shí)間： 2013-12-18
上傳用戶：Thuan
介紹了QNX實(shí)時(shí)操作系統(tǒng)和多線程編程技術(shù)，包括線程間同步的方法、多線程程序的分析步驟、線程基本程序結(jié)構(gòu)以及實(shí)用編譯方法
標(biāo)簽： QNX 實(shí)時(shí)操作系統(tǒng) 多線程 編程技術(shù)
上傳時(shí)間： 2014-12-21
上傳用戶：498732662
操作系統(tǒng)課程設(shè)計(jì)，關(guān)于進(jìn)程同步的研究，很好的操作系統(tǒng)研究方向，喜歡的就下
標(biāo)簽： 操作系統(tǒng)
上傳時(shí)間： 2013-12-23
上傳用戶：gyq
在數(shù)字電視終端MPEG II 解碼器測(cè)試中，解碼能力測(cè)試是一個(gè)很關(guān)鍵的環(huán)節(jié)，即驗(yàn)證在前端輸入碼流滿足TR 101 290 標(biāo)準(zhǔn)的前提下接收終端能正常解碼，輸出同步的視音頻模擬信號(hào)。PCR 抖動(dòng) 是影響接收終端解碼的關(guān)鍵因素。本文深入探究了PCR 的功能和物理意義，并在分析PCR 抖動(dòng)原因及其 測(cè)試參數(shù)的基礎(chǔ)上，討論了基于波形、幅度和頻率三個(gè)參數(shù)的PCR 抖動(dòng)仿真模型，并且根據(jù)實(shí)際測(cè)試終端解碼器的需要，提出了具體的參數(shù)設(shè)置方法。
標(biāo)簽： MPEG II 數(shù)字電視 解碼器
上傳時(shí)間： 2017-08-22
上傳用戶：hewenzhi
不同標(biāo)簽，但是可以同步的顯示自己的動(dòng)態(tài)信息
標(biāo)簽： 標(biāo)簽
上傳時(shí)間： 2017-09-01
上傳用戶：change0329
一博科技PCB設(shè)計(jì)指導(dǎo)書VER1.0. 66頁常見信號(hào)介紹 1.1 數(shù)字信號(hào) 1.1.1 CPU 常稱處理器，系統(tǒng)通過數(shù)據(jù)總線、地址總線、控制總線實(shí)現(xiàn)處理器、控制芯片、存 儲(chǔ)器之間的數(shù)據(jù)交換。 地址總線：ADD* （如：ADDR1） 數(shù)據(jù)總線：D* （如：SDDATA0） 控制總線：讀寫信號(hào)（如：WE_N），片選信號(hào)（如：SDCS0_N），地址行列選擇信 號(hào)（如：SDRAS_N），時(shí)鐘信號(hào)（如：CLK），時(shí)鐘使能信號(hào)（如：SDCKE）等。 與CPU對(duì)應(yīng)的存儲(chǔ)器是SDRAM，以及速率較高的DDR存儲(chǔ)器： SDRAM：是目前主推的PC100和PC133規(guī)范所廣泛使用的內(nèi)存類型，它的帶寬為64位， 支持3.3V電壓的LVTTL，目前產(chǎn)品的最高速度可達(dá)5ns。它與CPU使用相同的時(shí)鐘頻 率進(jìn)行數(shù)據(jù)交換，它的工作頻率是與CPU的外頻同步的，不存在延遲或等待時(shí)間。 SDRAM與時(shí)鐘完全同步。 DDR：速率比SDRAM高的內(nèi)存器，可達(dá)到800M，它在時(shí)鐘觸發(fā)沿的上、下沿都能進(jìn)行 數(shù)據(jù)傳輸，所以即使在133MHz的總線頻率下的帶寬也能達(dá)到2.128GB/s。它的地址 與其它控制界面與SDRAM相同，支持2.5V/1.8V的SSTL2標(biāo)準(zhǔn). 阻抗控制在50Ω±10 ％. 利用時(shí)鐘的邊緣進(jìn)行數(shù)據(jù)傳送的，速率是SDRAM的兩倍. 其時(shí)鐘是采用差分方 式。 1.1.2 PCI PCI總線：PCI總線是一種高速的、32/64位的多地址/數(shù)據(jù)線，用于控制器件、外圍 接口、處理器/存儲(chǔ)系統(tǒng)之間進(jìn)行互聯(lián)。PCI 的信號(hào)定義包括兩部份(如下圖)：必 須的(左半部份)與可選的（右半部份）。其中“# ”代表低電平有效。
標(biāo)簽： pcb設(shè)計(jì)
上傳時(shí)間： 2022-02-06
上傳用戶：得之我幸78
隨著工業(yè)自動(dòng)化水平的不斷提高，工業(yè)控制網(wǎng)絡(luò)所需負(fù)擔(dān)的工作也日趨繁重，整個(gè)網(wǎng)絡(luò)中傳遞信息的規(guī)模和復(fù)雜度也在不斷增長，這給控制系統(tǒng)提出了更高的要求。伺服系統(tǒng)作為一種對(duì)控制精度、動(dòng)態(tài)響應(yīng)等性能指標(biāo)要求很高的控制系統(tǒng)，也必須面對(duì)這些問題。本論文研究了將工業(yè)以太網(wǎng)技術(shù)應(yīng)用于伺服系統(tǒng)的方法。通過將EtherCAT工業(yè)以太網(wǎng)協(xié)議與CANopen規(guī)范相結(jié)合，以TMS320F2812系列DSP為平臺(tái)，設(shè)計(jì)并實(shí)現(xiàn)了伺服驅(qū)動(dòng)器的工業(yè)以太網(wǎng)通信接口，組建了網(wǎng)絡(luò)化的運(yùn)動(dòng)控制系統(tǒng)。通過分析EtherCAT與CANopen相關(guān)技術(shù)細(xì)節(jié)，闡述了將CANopen與EtherCAT相結(jié)合的關(guān)鍵點(diǎn)，給出了多種運(yùn)動(dòng)控制模式的設(shè)計(jì)方式，分析了軟件設(shè)計(jì)和實(shí)現(xiàn)的具體方法和要點(diǎn)。本文按照分層和模塊化的方式給出了通信接口的設(shè)計(jì)過程，按層次分為三個(gè)大的模塊：EtherCAT通信模塊、CoE通信模塊與CANopen運(yùn)動(dòng)控制模塊。對(duì)各個(gè)模塊又根據(jù)功能分為多個(gè)子模塊，其中EtherCAT 通信模塊主要包括：EtherCAT狀態(tài)機(jī)服務(wù)、郵箱服務(wù)和過程數(shù)據(jù)服務(wù)：CoE通信模塊包括：服務(wù)數(shù)據(jù)對(duì)象（SDO）服務(wù)、過程數(shù)據(jù)對(duì)象（PDO）服務(wù)、對(duì)象字典服務(wù)；運(yùn)動(dòng)控制模塊包括設(shè)備狀態(tài)機(jī)服務(wù)和多種運(yùn)動(dòng)控制模式的實(shí)現(xiàn)模塊。對(duì)每個(gè)模塊本文都給出了具體的設(shè)計(jì)與實(shí)現(xiàn)過程。本文實(shí)現(xiàn)了四種運(yùn)動(dòng)控制模式下的實(shí)際控制結(jié)果，包括周期同步的位置與速度模式以及位置與速度軌跡規(guī)劃模式。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)能夠滿足高速度、高精度、高可靠性和同步協(xié)調(diào)的控制要求。最后對(duì)所做工作進(jìn)行了總結(jié)與展望。
上傳時(shí)間： 2022-05-27
上傳用戶：
SPI總線協(xié)議及SPI時(shí)序圖詳解SP1是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設(shè)備接口。SPI是一種高速的、全雙工、同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性，現(xiàn)在越來越多的芯片集成了這種通信協(xié)議。SP1是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss（cs）、sck，sdi、sdo構(gòu)成，其時(shí)序其實(shí)很簡單，主要是在sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。上升沿發(fā)送、下降沿接收、高位先發(fā)送上升沿到來的時(shí)候，sdo上的電平將被發(fā)送到從設(shè)備的寄存器中，下降沿到來的時(shí)候，sdi上的電平將被接收到主設(shè)備的寄存器中，假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的sbuff-Oxaa（10101010），從機(jī)的sbuff-0x55（01010101），下面將分步對(duì)spi的8個(gè)時(shí)鐘周期的數(shù)據(jù)情況演示一遍（假設(shè)上升沿發(fā)送數(shù)據(jù)）。
上傳時(shí)間： 2022-06-23
上傳用戶：fliang
SPI總線協(xié)議及SPI時(shí)序圖詳解SPI，是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設(shè)備接口。SPl，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性，現(xiàn)在越來越多的芯片集成了這種通信協(xié)議。SPI是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss（cs）、sck、sdi、sdo構(gòu)成，其時(shí)序其實(shí)很簡單，主要是在sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。上升沿發(fā)送、下降沿接收、高位先發(fā)送。上升沿到來的時(shí)候，sdo上的電平將被發(fā)送到從設(shè)備的寄存器中。下降沿到來的時(shí)候，sdi上的電平將被接收到主設(shè)備的寄存器中。假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的sbuff=0xaa（10101010），從機(jī)的sbuff=0x55（01010101），下面將分步對(duì)spi的8個(gè)時(shí)鐘周期的數(shù)據(jù)情況演示一遍（假設(shè)上升沿發(fā)送數(shù)據(jù)）。
標(biāo)簽： spi總線協(xié)議 時(shí)序
上傳時(shí)間： 2022-06-28
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
