設(shè)計了一種適合于H.264 的變字長解碼器根據(jù)碼流特點(diǎn)進(jìn)行模塊劃分減少硬件開銷采用并行結(jié)構(gòu)解NAL 包解碼效率高采用了桶形移位器進(jìn)行并行解碼每個時鐘解一個碼字采用Verilog 語言進(jìn)行設(shè)計仿真并通過
上傳時間： 2013-07-15
上傳用戶：shen007yue
單片機(jī)溫度采集器與PC104分站的串行通信:用PC104 模塊組建的礦井變電所采集分站,具有強(qiáng)大的以太網(wǎng)和CAN 總線通信功能。在PC104模塊底板上,設(shè)計了一個基于89C2051 單片機(jī)的溫度采集器
上傳時間： 2013-07-04
上傳用戶：xyipie
本文介紹了AT89S51單片機(jī)和DS12887時鐘芯片構(gòu)成的新型打鈴器的研制過程，詳細(xì)介紹了單片機(jī)的硬件電路設(shè)計和軟件編程方法，具有很高的科研和商業(yè)價值
上傳時間： 2013-06-17
上傳用戶：xzt
可編程控制器PLC以抗擾性強(qiáng)、可靠性高和編程靈活等特點(diǎn)在工業(yè)上得到廣泛應(yīng)用，為了優(yōu)化PLC系統(tǒng)設(shè)計，介紹一種基于MCS．51單片機(jī)的PLC仿真器，并給出了硬、軟件設(shè)計與實(shí)現(xiàn)方法。編程設(shè)計主要包括監(jiān)控主
標(biāo)簽： MCS PLC 51單片機(jī) 仿真器
上傳時間： 2013-07-07
上傳用戶：yzhl1988
EDA卷積碼編解碼器實(shí)現(xiàn)技術(shù)針對某擴(kuò)頻通信系統(tǒng)數(shù)據(jù)糾錯編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +
標(biāo)簽： EDA 卷積碼 編解碼器 實(shí)現(xiàn)技術(shù)
上傳時間： 2013-07-18
上傳用戶：ynwbosss
MSP430USB仿真器制作資料+430JTAG簡版仿真器+利爾達(dá)- 輕松制作MSP430 JTAG Adapter+制作的單面板的MSP430JTAG仿真器 幾套430JTAG制作方案，做不好你找我........
上傳時間： 2013-07-26
上傳用戶：liaofamous
本文分析了目前軟PLC 編輯器中功能塊編程的不足，提出了使用面向?qū)ο蟮母拍顏碓O(shè)計功能塊圖的方法。通過研究軟PLC 開發(fā)系統(tǒng)和編譯系統(tǒng)的模型，詳細(xì)討論了PLC 梯形圖中圖元的設(shè)計方法，并基于此方
上傳時間： 2013-06-21
上傳用戶：allen-zhao123
光伏并網(wǎng)逆變器是將太陽能電池所輸出的直流電轉(zhuǎn)換成符合公共電網(wǎng)要求的交流電并送入電網(wǎng)的設(shè)備。按照不同的標(biāo)準(zhǔn)光伏并網(wǎng)逆變器的拓?fù)浣Y(jié)構(gòu)分為很多種，本文介紹了一種工頻隔離型光伏并網(wǎng)逆變器
標(biāo)簽： 太陽能電池 光伏并網(wǎng) 逆變器
上傳時間： 2013-08-02
上傳用戶：baiom
隨著FPGA(FieldProgrammableGateArray)器件的應(yīng)用越來越廣泛且重要，F(xiàn)PGA的測試技術(shù)也得到了廣泛重視和研究。基于FPGA可編程的特性，應(yīng)用獨(dú)立的測試(工廠測試)需要設(shè)計數(shù)個測試編程和測試向量來完成FPGA的測試，確保芯片在任何用戶可能的編程下都可靠工作。 本論文正是針對上述問題，以XilinxXC4000E系列FPGA為主要的研究對象，在詳細(xì)研究FPGA內(nèi)部結(jié)構(gòu)的基礎(chǔ)上，基于“分治法”的基本思路對FPGA的測試?yán)碚摵头椒ㄗ隽颂剿餍匝芯俊?研究完成了對可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測試。主要基于“分治法”對CLB及其子模塊進(jìn)位邏輯(CLM)、查找表(LUT)的RAM工作模式等進(jìn)行了測試劃分，分別實(shí)現(xiàn)了以“一維陣列”為基礎(chǔ)的測試配置和測試向量，以較少了測試編程次數(shù)完成了所有CLB資源的測試。 研究完成了對互連資源(ConfigrableInterconnectResource)的測試。基于普通數(shù)據(jù)總線的測試方法，針對互連資源主要由線段和NMOS開關(guān)管組成的特點(diǎn)及其自身的故障模型，通過手工連線實(shí)現(xiàn)測試配置，僅通過4次編程就實(shí)現(xiàn)了對其完全測試。 在測試?yán)碚撗芯康幕A(chǔ)上，我們開發(fā)了能對FPGA器件進(jìn)行實(shí)際測試的測試平臺。基于硬件仿真器的測試平臺通過高速光纖連接工作站上的EDA仿真軟件，把軟件語言描述的測試波形通過硬件仿真器轉(zhuǎn)化為真實(shí)測試激勵，測試響應(yīng)再讀回到仿真軟件進(jìn)行觀察，能夠靈活、快速的完成FPGA器件的配置和測試。該平臺在國內(nèi)首次實(shí)現(xiàn)了軟硬件協(xié)同在線測試FPGA。在該平臺支持下，我們成功完成了對各軍、民用型號FPGA的測試任務(wù)。 本研究成果為國內(nèi)自主研發(fā)FPGA器件提供了有力保障，具有重大科研與實(shí)踐價值，成功解決了國外公司在FPGA測試技術(shù)上的壟斷問題，幫助國產(chǎn)FPGA器件實(shí)現(xiàn)完全國產(chǎn)化。
上傳時間： 2013-05-17
上傳用戶：wangyi39
Reed-Solomon碼(簡稱RS碼)是一種具有很強(qiáng)糾正突發(fā)和隨機(jī)錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡要介紹了有限域基本運(yùn)算的算法和常用的RS編碼算法，分析了改進(jìn)后的Euclid算法和改進(jìn)后的BM算法，針對改進(jìn)后的BM算法提出了一種流水線結(jié)構(gòu)的譯碼器實(shí)現(xiàn)方案并改進(jìn)了該算法的實(shí)現(xiàn)結(jié)構(gòu)，在譯碼器復(fù)雜度和譯碼延時上作了折衷，降低了譯碼器的復(fù)雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設(shè)計實(shí)現(xiàn)了RS(255,239)編譯碼器，證明了該方案的可行性。
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
