語音編碼技術(shù)始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸?shù)囊粋€重要環(huán)節(jié)，越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯(lián)合開發(fā)的，國際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A，主要降低了計算的復雜度以便于實時實現(xiàn)。因其具有良好的合成語音質(zhì)量、適中的復雜度、較低的時延等優(yōu)點，G729A標準已被廣泛應用在VOIP網(wǎng)關、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領域的優(yōu)勢，對G729A語音編碼中的線性預測(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場可編程門陣列，F(xiàn)ield Programmable Gate Array)實現(xiàn)進行了深入研究。論文首先對語音信號處理及其發(fā)展進行介紹，深入討論了G729A語音編解碼技術(shù)。第二，對Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進行了研究，分析了在QuartusII開發(fā)平臺上進行FPGA設計的流程。第三，基于FPGA，對G729A編碼系統(tǒng)的LP分析部分做了具體設計，其中包括自相關函數(shù)和杜賓(Durbin)遞推兩個主要功能模塊，并對其工作過程進行了詳細的分析。第四，針對系統(tǒng)所使用的除法運算都是商小于1的特點，設計并實現(xiàn)了一個系統(tǒng)專用的除法器模塊。最后，在Altera FPGA目標芯片EP1S30F780C7上，對LP分析系統(tǒng)進行了驗證，證明了方案的可行性。
上傳時間： 2013-04-24
上傳用戶：miaochun888
隨著3G網(wǎng)絡建設的展開，移動用戶數(shù)量逐漸增加，用戶和運營商對網(wǎng)絡的質(zhì)量和覆蓋要求也越來越高。而在實際工作中，基站成本在網(wǎng)絡投資中占有很大比例，并且基站選址是建網(wǎng)的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優(yōu)點在我國移動網(wǎng)絡上有著大量的應用。目前，直放站已成為提高運營商網(wǎng)絡質(zhì)量、解決網(wǎng)絡盲區(qū)或弱區(qū)問題、增強網(wǎng)絡覆蓋的主要手段之一。但由于傳統(tǒng)的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統(tǒng)一的協(xié)議規(guī)范，無法滿足系統(tǒng)廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數(shù)字化來解決這些問題。 本文正是以設計新型數(shù)字化直放站為目標，以實現(xiàn)數(shù)字中頻系統(tǒng)為研究重心，圍繞數(shù)字中頻的相關技術(shù)而展開研究。 文章介紹了數(shù)字直放站的研究背景和國內(nèi)外的研究現(xiàn)狀，闡述了數(shù)字直放站系統(tǒng)的設計思想及總體實現(xiàn)框圖，并對數(shù)字直放站數(shù)字中頻部分進行了詳細的模塊劃分。針對其中的數(shù)字上下變頻模塊設計所涉及到的相關技術(shù)作詳細介紹，涉及到的理論主要有信號采樣理論、整數(shù)倍內(nèi)插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現(xiàn)方案，最終利用FPGA實現(xiàn)了數(shù)字變頻模塊的設計。 在數(shù)字直放站系統(tǒng)中，降低峰均比是提高功放工作效率的關鍵技術(shù)之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現(xiàn)復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構(gòu)實現(xiàn)方式，并指出其中間級窄帶濾波器采用內(nèi)插級聯(lián)的方式實現(xiàn)，最后整個算法在FPGA上實現(xiàn)。 在軟件無線電思想的指導下，本文利用系統(tǒng)級的設計方法完成了WCDMA數(shù)字直放站中頻系統(tǒng)設計。遵照3GPP等相關標準，完成了系統(tǒng)的仿真測試和實物測試。最后得出結(jié)論：該系統(tǒng)實現(xiàn)了WCDMA數(shù)字直放站數(shù)字中頻的基本功能，并可保證在現(xiàn)有硬件不變的基礎上實現(xiàn)不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-04-24
上傳用戶：趙安qw
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學生在學習該課程時，普遍覺得內(nèi)容抽象難于理解。但借助于該計算機組成原理實驗系統(tǒng)，學生通過實驗環(huán)節(jié)，可以進一步融會貫通學習內(nèi)容，掌握計算機各模塊的工作原理，相互關系的來龍去脈。 為了增強實驗系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實驗成本，我們采用FPGA芯片技術(shù)來徹底更新現(xiàn)有的計算器組成原理實驗平臺。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設計概念，使實驗系統(tǒng)具有極強的靈活性和適應性。它不僅使該系統(tǒng)性能的改進和擴充變得十分簡易和方便，而且使學生自己設計不同的實驗變?yōu)榭赡堋Ｓ嬎銠C組成原理實驗的最終目的是讓學生能夠設計CPU，但首先，學生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺，然后在此基礎上開發(fā)出VHDL部件庫及主要邏輯功能，并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標準化和硬件描述能力，現(xiàn)代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現(xiàn)。同時設計實驗內(nèi)容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數(shù)據(jù)通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關聯(lián)的系統(tǒng)。每個實驗先由教師講解原理及原理圖，學生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學生實驗實際上是編寫VHDL，不需要寫得很復雜，只要能調(diào)用接口，然后將程序燒入平臺，這樣既不會讓學生花太多的時間在畫電路圖上，又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實驗要求，規(guī)劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構(gòu)成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設計，如何運用VHDL技術(shù)來依次實現(xiàn)CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經(jīng)過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設計自動化(EDA)工具研發(fā)商所采用，并隨同EDA設計工具一起廣泛地進入了數(shù)字系統(tǒng)設計與研發(fā)領域，目前已成為電子業(yè)界普遍接受的一種硬件設計技術(shù)。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學生需要什么樣的實驗條件，實驗內(nèi)容及步驟才能了解當今CPU所采用的核心技術(shù)，才能掌握CPU的設計，運行原理。另外，本論文的背景是需要學生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環(huán)境下，基本上較為完整的實現(xiàn)了一個基于FPGA的實驗平臺方案。在此基礎上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統(tǒng)中的應用提供研究思路和參考方案。論文的研究結(jié)果將對FPGA與VHDL標準的進一步發(fā)展具有重要的理論和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
RealView Developer Suite工具是ARM公司是推出的新一代ARM集成開發(fā)工具。支持所有ARM 系列核，并與眾多第三方實時操作系統(tǒng)及工具商合作簡化開發(fā)流程。開發(fā)工具包含以下組件： ? 完全優(yōu)化的ISO C/C++編譯器 ? C++ 標準模板庫 ? 強大的宏編譯器 ? 支持代碼和數(shù)據(jù)復雜存儲器布局的連接器 ? 可選 GUI調(diào)試器 ? 基于命令行的符號調(diào)試器(armsd) ? 指令集仿真器 ? 生成無格式二進制工具、Intel 32位和Motorola 32位ROM映像代碼
上傳時間： 2013-08-02
上傳用戶：夢不覺、
TASKING 產(chǎn)品是工業(yè)標準計算機平臺的嵌入式軟件開發(fā)環(huán)境，是嵌入式軟件開發(fā)的世界領先地位的工具， 它融合了嵌入式交流通信時代競爭所需的先進的軟件設計技術(shù)。 TASKING綜合發(fā)展的環(huán)境， 編譯器， 調(diào)試器和RTOS給嵌入式所有發(fā)展領域的DSPs， 8-， 16- 和 32-bit微處理器及微控制器。 TASKING產(chǎn)品目前已擁有100，000得到許可的使用商， 其中包括世界一流的汽車業(yè)、工業(yè)、電信、數(shù)據(jù)通信和計算機外圍設備制造商， TASKING產(chǎn)品在技術(shù)領導和革新方面歷史悠久。 ?
上傳時間： 2013-05-20
上傳用戶：wfl_yy
主版上有很多PCI的介面可以利用，他的LAYOUT有一些注意事項及必須處理走線的特性阻抗才可以讓系統(tǒng)穩(wěn)定。
上傳時間： 2013-06-14
上傳用戶：夢雨軒膂
雪崩光電二極管 (APD) 接收器模塊在光纖通信繫統(tǒng)中被廣泛地使用。APD 模塊包含 APD 和一個信號調(diào)理放大器，但並不是完全獨立。它仍舊需要重要的支持電路，包括一個高電壓、低噪聲電源和一個用於指示信號強度的精準電流監(jiān)視器
上傳時間： 2013-11-22
上傳用戶：zhangyigenius
任何雷達接收器所接收到的回波(echo)訊號，都會包含目標回波和背景雜波。雷達系統(tǒng)的縱向解析度和橫向解析度必須夠高，才能在充滿背景雜波的環(huán)境中偵測到目標。傳統(tǒng)上都會使用短週期脈衝波和寬頻FM 脈衝來達到上述目的。
標簽： 步進頻率 模擬 雷達系統(tǒng) 測試
上傳時間： 2014-12-23
上傳用戶：zhqzal1014
DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數(shù)模轉(zhuǎn)換器。支持625MSPS 的數(shù)據(jù)率，可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機。由于無線通信技術(shù)的高速發(fā)展與各設備商基站射頻拉遠單元（RRU/RRH）多種制式平臺化的要求，目前收發(fā)信機單板支持的發(fā)射信號頻譜越來越寬，而中頻頻率一般沒有相應提高，所以中頻發(fā)射DAC 發(fā)出中頻（IF）信號的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產(chǎn)生的信號（Fs-2*IF）離主信號也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進行pcb設計布局，能取得較好的信號完整性效果，可以在pcb打樣后，更放心。這些雜散信號會降低發(fā)射機的SFDR 性能，優(yōu)化DAC 輸出的二次諧波性能也就變得越來越重要。
上傳時間： 2013-10-23
上傳用戶：lalalal
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
