本文提出了一種高速Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。這種Viterbi譯碼器的設(shè)計(jì)方案既可以制成高性能的單片差錯(cuò)控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計(jì)的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計(jì)方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計(jì)方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設(shè)計(jì)。為了提高譯碼性能，減小譯碼差錯(cuò)，本文采用較大譯碼深度的回溯算法以保證幸存路徑進(jìn)行合并。實(shí)現(xiàn)了基于FPGA的誤碼測試儀，在FPGA內(nèi)部完成誤碼驗(yàn)證和誤碼計(jì)數(shù)的工作。 與基于軟件實(shí)現(xiàn)譯碼過程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺(tái)對(duì)Viterbi譯碼器加以實(shí)現(xiàn)，這使譯碼速率得到很大的提升。針對(duì)于具體的FPGA硬件實(shí)現(xiàn)，本文采用了硬件描述語言VHDL來完成設(shè)計(jì)。通過對(duì)譯碼器的綜合仿真和FPGA實(shí)現(xiàn)驗(yàn)證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達(dá)到60Mbps。
上傳時(shí)間： 2013-04-24
上傳用戶：181992417
數(shù)字濾波作為數(shù)字信號(hào)處理技術(shù)的重要組成部分，廣泛應(yīng)用于諸如信號(hào)分離、恢復(fù)、整形等多種場合中，本文討論的FIR濾波器因其具有嚴(yán)格的線性相位特性而得到廣泛的應(yīng)用。在工程實(shí)踐中，往往要求信號(hào)處理具有實(shí)時(shí)性和靈活性,但目前常用的一些軟件或硬件實(shí)現(xiàn)方法則難以同時(shí)達(dá)到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應(yīng)工程實(shí)際的數(shù)字濾波器的設(shè)計(jì)方法： (2)對(duì)分布式算法進(jìn)行了較為深入的研究。在闡述算法原理的基礎(chǔ)上，分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運(yùn)算的方法，從而解決了常系數(shù)乘法運(yùn)算硬件實(shí)現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實(shí)現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設(shè)計(jì)思想，完成對(duì)整個(gè)FIR濾波器的功能模塊的劃分，以及各個(gè)功能模塊的具體設(shè)計(jì)； (4)設(shè)計(jì)參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號(hào)，進(jìn)行了實(shí)際濾波效果的測試。 實(shí)驗(yàn)系統(tǒng)的測試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實(shí)時(shí)性、準(zhǔn)確性、靈活性和實(shí)用性。
標(biāo)簽： FPGA 沖激響應(yīng) 數(shù)字濾波器
上傳時(shí)間： 2013-07-19
上傳用戶：sjyy1001
本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設(shè)計(jì)方法，開發(fā)了一款基于PCI總線的高速數(shù)據(jù)采集卡。本數(shù)據(jù)采集系統(tǒng)中，采用PLX公司生產(chǎn)的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數(shù)據(jù)采集的前端和PCI總線的數(shù)據(jù)緩沖。用ALTERA公司生產(chǎn)的Cyclone系列FPGA實(shí)現(xiàn)PCI接口芯片PLX9080的時(shí)序邏輯、對(duì)數(shù)據(jù)采集通道的前端控制以及對(duì)SDRAM的讀寫控制。 在本論文將重點(diǎn)放在了用硬件描述語言Verilog進(jìn)行FPGA硬件邏輯編程上。本論文按照自頂向下的設(shè)計(jì)方法，詳細(xì)論述了PCI接口轉(zhuǎn)化電路模塊、SDRAM存儲(chǔ)片子讀寫控制電路模塊、FPGA內(nèi)部寄存器讀寫控制電路模塊以及用于RF端的自動(dòng)增益控制電路AGC模塊的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：yhm_all
硬件電路設(shè)計(jì)與實(shí)踐 硬件電路設(shè)計(jì)與實(shí)踐 硬件電路設(shè)計(jì)與實(shí)踐 硬件電路設(shè)計(jì)與實(shí)踐
標(biāo)簽： 硬件電路設(shè)計(jì) 實(shí)踐
上傳時(shí)間： 2013-06-19
上傳用戶：jjj0202
本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術(shù)。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲(chǔ)器結(jié)構(gòu)設(shè)計(jì)，實(shí)現(xiàn)了ARMLinux系統(tǒng)的軟件設(shè)計(jì)，包括觸摸屏控制、LCD顯示、正弦插值算法設(shè)計(jì)以及各種顯示算法設(shè)計(jì)等。同時(shí)進(jìn)行了信號(hào)的高速采集和處理的實(shí)際測試，對(duì)實(shí)驗(yàn)測試數(shù)據(jù)進(jìn)行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計(jì)方法，以及基于ARMLinux操作系統(tǒng)的設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和應(yīng)用程序設(shè)計(jì)。 硬件方面，在FPGA平臺(tái)上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號(hào)轉(zhuǎn)換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號(hào)，再將這四路數(shù)據(jù)分別存儲(chǔ)到4個(gè)FIFO中，然后再對(duì)這4個(gè)FIFO中的數(shù)據(jù)拼接并存儲(chǔ)在FPGA片上的雙端口雙時(shí)鐘RAM中，最后將FPGA的雙端口雙時(shí)鐘RAM掛載到ARM系統(tǒng)的總線上，實(shí)現(xiàn)了ARM和FPGA共享存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個(gè)雙端口雙時(shí)鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設(shè)計(jì)方面，我們通過使FIFO的數(shù)據(jù)存儲(chǔ)時(shí)鐘降低為標(biāo)準(zhǔn)狀態(tài)下的1/n實(shí)現(xiàn)數(shù)據(jù)采集頻率降為標(biāo)準(zhǔn)狀態(tài)的1/n，從而實(shí)現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動(dòng)程序設(shè)計(jì)、LCD驅(qū)動(dòng)程序移植、自定義的FPGA模塊驅(qū)動(dòng)程序設(shè)計(jì)、LCD顯示程序設(shè)計(jì)、多線程的應(yīng)用程序設(shè)計(jì)。應(yīng)用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對(duì)頻率在5MHz以下的信號(hào)波形的直接顯示；對(duì)5MHz至40MHz的信號(hào)，使用正弦插值算法進(jìn)行處理，顯示效果良好。同時(shí)這種硬件結(jié)構(gòu)可擴(kuò)展性強(qiáng)，可以在此基礎(chǔ)上實(shí)現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。
標(biāo)簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時(shí)間： 2013-07-04
上傳用戶：林魚2016
現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風(fēng)險(xiǎn)低和現(xiàn)場可靈活配置等優(yōu)點(diǎn),可以在更短的時(shí)間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開發(fā)平臺(tái)的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應(yīng)用日益廣泛.在國外,FPGA技術(shù)發(fā)展與應(yīng)用已達(dá)到相當(dāng)高的程度;而在國內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發(fā)平臺(tái)的設(shè)計(jì)思路,研制了一種FPGA快速實(shí)驗(yàn)開發(fā)裝置,對(duì)研制過程中遇到的軟、硬件問題加以歸納總結(jié),提高了系統(tǒng)運(yùn)行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機(jī)ISA總線,基于FLEX10K的圖像點(diǎn)陣型LCD、PC機(jī)PCI總線接口中.最后通過一個(gè)通用實(shí)驗(yàn)裝置系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn),綜合上述應(yīng)用,介紹了FPGA實(shí)驗(yàn)系統(tǒng)的軟件開發(fā)環(huán)境,實(shí)現(xiàn)了基于FGPA的交通信號(hào)燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設(shè)計(jì)中的應(yīng)用.
標(biāo)簽： FPGA 現(xiàn)場可編程 應(yīng)用研究 邏輯門
上傳時(shí)間： 2013-04-24
上傳用戶：龍飛艇
有線通信方式由于具有保密性高、抗干擾能力強(qiáng)在軍事通信中倍受青睞,因此,對(duì)軍用有線通信設(shè)備的研究和設(shè)計(jì)具有十分重要的戰(zhàn)略意義.TBJ-204型野戰(zhàn)20線程控交換機(jī)是一種小型背負(fù)式模擬空分程控用戶交換機(jī),用于裝備全軍各兵種的作戰(zhàn)、演習(xí)和緊急搶險(xiǎn)等行動(dòng).該項(xiàng)目以該交換機(jī)為研究對(duì)象,在詳細(xì)分析原設(shè)備的系統(tǒng)結(jié)構(gòu)和功能實(shí)現(xiàn)方式的基礎(chǔ)上,指出該機(jī)型在使用過程中存在技術(shù)相對(duì)陳舊、分立元件過多、可靠性和保密性不夠、體積大、重量大、維修困難等問題,同時(shí)結(jié)合系統(tǒng)的低功耗需求和優(yōu)化人機(jī)接口設(shè)計(jì),本文提出基于"單片機(jī)+CPLD/FPGA體系結(jié)構(gòu)"的集成化設(shè)計(jì)方案:①在CPLD中實(shí)現(xiàn)信號(hào)音分頻和計(jì)時(shí)頻率生成電路、20路用戶LED狀態(tài)控制電路;②CPLD與單片機(jī)以總線接口方式實(shí)現(xiàn)譯碼、數(shù)據(jù)和控制信號(hào)鎖存功能的VHDL設(shè)計(jì);③基于低功耗設(shè)計(jì)的器件選型方案和單片機(jī)待機(jī)模式設(shè)計(jì);④人機(jī)接口的LCD菜單操作方式.該文詳細(xì)介紹了改型設(shè)備的研制過程,包括CPLD片內(nèi)功能設(shè)計(jì)實(shí)現(xiàn)、主控制板和用戶板各功能模塊工作原理和設(shè)計(jì)實(shí)現(xiàn)、各硬件模塊功能測試等,最后給出了局內(nèi)呼叫處理功能和話務(wù)員服務(wù)功能的軟件實(shí)現(xiàn)流程.文章結(jié)尾介紹了改型設(shè)備的系統(tǒng)性能,它將實(shí)現(xiàn)更高的可靠性、保密性和抗干擾能力,同時(shí)具備低功耗和小型化的優(yōu)點(diǎn).最后,該文總結(jié)了項(xiàng)目設(shè)計(jì)中使用的關(guān)鍵技術(shù),指出了設(shè)計(jì)的創(chuàng)新意義和將來的工作.
標(biāo)簽： CPLDFPGA 單片機(jī) 程控交換機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：啊颯颯大師的
單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國目前應(yīng)用最廣的單片機(jī)之一。 隨著可編程邏輯器件設(shè)計(jì)技術(shù)的發(fā)展，每個(gè)邏輯器件中門電路的數(shù)量越來越多，一個(gè)邏輯器件就可以完成本來要由很多分立邏輯器件和存儲(chǔ)芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動(dòng)。隨著FPGA的規(guī)模越來越大，設(shè)計(jì)越來越復(fù)雜，使用IP核是一個(gè)發(fā)展趨勢。 本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點(diǎn)，主要針對(duì)以下三個(gè)方面研究： (1)FPGA開發(fā)平臺(tái)的硬件實(shí)現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲(chǔ)器，搭建FPGA的硬件開發(fā)平臺(tái)。 (2)用VHDL語言實(shí)現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實(shí)現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個(gè)模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲(chǔ)器模塊、定時(shí)/計(jì)數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計(jì)的8051IP核，實(shí)現(xiàn)了對(duì)一個(gè)4×4鍵盤的監(jiān)測掃描、鍵盤確認(rèn)、按鍵識(shí)別等應(yīng)用。
標(biāo)簽： FPGA 8051 單片機(jī) IP核
上傳時(shí)間： 2013-04-24
上傳用戶：1417818867
基于ARM的嵌入式網(wǎng)絡(luò)電能計(jì)量系統(tǒng)的研究電力電子與電力傳動(dòng)專業(yè)隨著市場經(jīng)濟(jì)的不斷發(fā)展，人們生活水平的日益提高，用電量也持續(xù)上升。電能的計(jì)量是否公平、公正已成為人們十分關(guān)心的問題。作為電能量的計(jì)量工具電能表已成為各行各業(yè)用電不可缺少且非常重要的儀表。由于傳統(tǒng)的電能表有計(jì)量不精確、人工抄表費(fèi)時(shí)費(fèi)力、統(tǒng)計(jì)繁瑣等缺點(diǎn)，因此，研究開發(fā)高精度、低功耗、網(wǎng)絡(luò)化、智能化的電能表是明顯的趨勢。 嵌入式系統(tǒng)技術(shù)是近幾年電子產(chǎn)品設(shè)計(jì)領(lǐng)域最為熱門的技術(shù)之一，目前已廣泛應(yīng)用于工業(yè)控制、智能交通、信息家電、公共服務(wù)等領(lǐng)域。嵌入式系統(tǒng)正對(duì)人類的后PC時(shí)代產(chǎn)生著深遠(yuǎn)的影響。 本文針對(duì)傳統(tǒng)的機(jī)電式電能表的缺點(diǎn)和不足，結(jié)合當(dāng)前的嵌入式系統(tǒng)技術(shù)和網(wǎng)絡(luò)技術(shù)，研究并設(shè)計(jì)了一套基于ARM處理器、CAN總線和以太網(wǎng)傳輸?shù)那度胧骄W(wǎng)絡(luò)電能表系統(tǒng)。此系統(tǒng)主要由網(wǎng)絡(luò)中繼模塊和電能量采集終端兩部分組成。網(wǎng)絡(luò)中繼模塊硬件采用了PHILIPS的LPC2290作為中央處理器。LPC2290是一款16/32位RISC微處理器，采用ARM公司的ARM7TDMI-S內(nèi)核，提供了兩路CAN總線和其它一些片上通用外設(shè)接口。采用L2C2290處理器，不但降低了整個(gè)系統(tǒng)的設(shè)計(jì)成本，而且也大大減少了額外的接口電路。網(wǎng)絡(luò)中繼模塊軟件是通過μCLinux操作系統(tǒng)內(nèi)嵌的BOA實(shí)現(xiàn)嵌入式WEB服務(wù)器，并應(yīng)用CGI接口程序完成了動(dòng)態(tài)網(wǎng)頁程序的編制。電能量采集終端采用專用電能芯片、單片機(jī)和CAN控制器實(shí)現(xiàn)。網(wǎng)絡(luò)中繼模塊和電能量采集終端之間通過CAN總線進(jìn)行通信，保證了信息的可靠性。當(dāng)客戶端通過網(wǎng)絡(luò)瀏覽器訪問WEB服務(wù)器時(shí)，CGI程序就將電能量采集終端所采集的電能量數(shù)據(jù)上傳給客戶端，實(shí)現(xiàn)網(wǎng)絡(luò)自動(dòng)抄表。
標(biāo)簽： ARM 嵌入式網(wǎng)絡(luò) 電能計(jì)量
上傳時(shí)間： 2013-06-23
上傳用戶：gxmm
近年來，隨著計(jì)算機(jī)、微電子、通信及網(wǎng)絡(luò)技術(shù)、信息技術(shù)的發(fā)展、數(shù)字化產(chǎn)品的普及，嵌入式系統(tǒng)滲透到了各個(gè)領(lǐng)域，已經(jīng)成為計(jì)算機(jī)領(lǐng)域的一個(gè)重要組成部分，成為新興的研究熱點(diǎn)，嵌入式軟件也在整個(gè)軟件產(chǎn)業(yè)中占據(jù)了重要地位。一個(gè)好的調(diào)試工具對(duì)軟件產(chǎn)品質(zhì)量和開發(fā)周期的促進(jìn)作用是不言而喻的，使得嵌入式調(diào)試工具成為了人們關(guān)注的重點(diǎn)。目前使用集成開發(fā)環(huán)境配合JTAG調(diào)試器進(jìn)行開發(fā)是目前采用最多的一種嵌入式軟件開發(fā)調(diào)試方式。國內(nèi)在JTAG調(diào)試器開發(fā)領(lǐng)域中相對(duì)落后，普遍采用的是國外的工具產(chǎn)品。因此開發(fā)功能強(qiáng)大的嵌入式調(diào)試系統(tǒng)具有重要的實(shí)際意義。 當(dāng)前嵌入式系統(tǒng)中尤其流行和值得關(guān)注的是ARM系列的嵌入式處理器。為此本課題的目標(biāo)就是設(shè)計(jì)并實(shí)現(xiàn)一個(gè)應(yīng)用于ARM平臺(tái)的JTAG調(diào)試系統(tǒng)。GDB是一個(gè)源碼開放的功能強(qiáng)大的調(diào)試器，可以調(diào)試各種程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的語言，還包括GNU所支持的所有微處理器的匯編語言。此外GDB同目標(biāo)板交換信息的能力相當(dāng)強(qiáng)，勝過絕大多數(shù)的商業(yè)調(diào)試內(nèi)核，因此使用GDB不僅能夠保證強(qiáng)大的調(diào)試功能，同時(shí)可以降低調(diào)試系統(tǒng)的開發(fā)成本。為此本課題在對(duì)邊界掃描協(xié)議、ARM7TDMI片上仿真器Embedded-ICE和GDB遠(yuǎn)程調(diào)試協(xié)議RSP做了深入研究的基礎(chǔ)上，實(shí)現(xiàn)了GDB調(diào)試器對(duì)嵌入式JTAG調(diào)試的支持。此外設(shè)計(jì)中還把可重夠計(jì)算技術(shù)引入到硬件JTAG協(xié)議轉(zhuǎn)換器的開發(fā)設(shè)計(jì)中，使調(diào)試器硬件資源可復(fù)用、易于升級(jí)，并大大提高了數(shù)據(jù)的傳輸速度。從而實(shí)現(xiàn)了一個(gè)低成本的、高效的、支持源代碼級(jí)調(diào)試的JTAG調(diào)試系統(tǒng)。
標(biāo)簽： 嵌入式 調(diào)試系統(tǒng)
上傳時(shí)間： 2013-08-04
上傳用戶：huangld
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
