亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

一種DDS任意波形發(fā)生器的ROM優(yōu)化方法

提出了一種改進的基于直接頻率合成技術(shù)（DDS）的任意波形發(fā)生器在現(xiàn)場可編程門陣列（FPGA）上的實現(xiàn)方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數(shù)據(jù)寫入片外存儲器，當(dāng)調(diào)用時再將相應(yīng)的數(shù)據(jù)移入FPGA的片上RAM，取代分區(qū)塊的將所有類型波形數(shù)據(jù)同時存儲在片上RAM中的傳統(tǒng)方法；再利用正弦波和三角波的波形在4個象限的對稱性以及鋸齒波的線性特性，通過硬件反相器對波形數(shù)據(jù)和尋址地址值進行處理，實現(xiàn)了以1/4的數(shù)據(jù)量還原出精度不變的模擬信號，從而將整體的存儲量減小為原始設(shè)計方案的5%。經(jīng)驗證，這種改進方法正確可行，能夠大大降低開發(fā)成本。

標(biāo)簽： DDS ROM 任意波形發(fā)生器

上傳時間： 2013-12-25

上傳用戶：日光微瀾

ICL8038 單片函數(shù)發(fā)生器

ICL8038 單片函數(shù)發(fā)生器

標(biāo)簽： 8038 ICL 函數(shù)發(fā)生器

上傳時間： 2014-12-23

上傳用戶：wushengwu

華為模擬和混合信號電路設(shè)計培訓(xùn)講義

華為模擬和混合信號電路設(shè)計培訓(xùn)講義

標(biāo)簽： 華為 模擬 培訓(xùn)講義 混合信號

上傳時間： 2013-11-11

上傳用戶：風(fēng)行天下

20路單個依次流水燈電路圖設(shè)計

通過NE555的巧妙使用，構(gòu)成的以NE555和CD40017為一體的二十路流水燈

標(biāo)簽： 流水燈 電路圖設(shè)計

上傳時間： 2013-10-26

上傳用戶：lalaruby

關(guān)于AD中如何添加LOGO的方法

利用 Windows 畫圖工具，把片轉(zhuǎn)換成 單色的 BMP 位圖

標(biāo)簽： LOGO

上傳時間： 2013-10-25

上傳用戶：南國時代

PADS制作鍋仔片解析

在PADS中鍋仔片的制作方法

標(biāo)簽： PADS

上傳時間： 2013-11-18

上傳用戶：michael20

如何通過仿真有效提高數(shù)?；旌显O(shè)計性

一 、數(shù)模混合設(shè)計的難點 二、提高數(shù)?；旌想娐沸阅艿年P(guān)鍵 三、仿真工具在數(shù)模混合設(shè)計中的應(yīng)用 四、小結(jié) 五、混合信號PCB設(shè)計基礎(chǔ)問答

標(biāo)簽： 仿真 上傳時間： 2013-11-22

充分利用IP以及拓撲規(guī)劃提高PCB設(shè)計效率

本文探討的重點是PCB設(shè)計人員利用IP，并進一步采用拓撲規(guī)劃和布線工具來支持IP，快速完成整個PCB設(shè)計。從圖1可以看出，設(shè)計工程師的職責(zé)是通過布局少量必要元件、并在這些元件之間規(guī)劃關(guān)鍵互連路徑來獲取IP。一旦獲取到了IP，就可將這些IP信息提供給PCB設(shè)計人員，由他們完成剩余的設(shè)計。 圖1：設(shè)計工程師獲取IP，PCB設(shè)計人員進一步采用拓撲規(guī)劃和布線工具支持IP，快速完成整個PCB設(shè)計?，F(xiàn)在無需再通過設(shè)計工程師和PCB設(shè)計人員之間的交互和反復(fù)過程來獲取正確的設(shè)計意圖，設(shè)計工程師已經(jīng)獲取這些信息，并且結(jié)果相當(dāng)精確，這對PCB設(shè)計人員來說幫助很大。在很多設(shè)計中，設(shè)計工程師和PCB設(shè)計人員要進行交互式布局和布線，這會消耗雙方許多寶貴的時間。從以往的經(jīng)歷來看交互操作是必要的，但很耗時間，且效率低下。設(shè)計工程師提供的最初規(guī)劃可能只是一個手工繪圖，沒有適當(dāng)比例的元件、總線寬度或引腳輸出提示。隨著PCB設(shè)計人員參與到設(shè)計中來，雖然采用拓撲規(guī)劃技術(shù)的工程師可以獲取某些元件的布局和互連，不過，這個設(shè)計可能還需要布局其它元件、獲取其它IO及總線結(jié)構(gòu)和所有互連才能完成。PCB設(shè)計人員需要采用拓撲規(guī)劃，并與經(jīng)過布局的和尚未布局的元件進行交互，這樣做可以形成最佳的布局和交互規(guī)劃，從而提高PCB設(shè)計效率。隨著關(guān)鍵區(qū)域和高密區(qū)域布局完成及拓撲規(guī)劃被獲取，布局可能先于最終拓撲規(guī)劃完成。因此，一些拓撲路徑可能必須與現(xiàn)有布局一起工作。雖然它們的優(yōu)先級較低，但仍需要進行連接。因而一部分規(guī)劃圍繞布局后的元件產(chǎn)生了。此外，這一級規(guī)劃可能需要更多細節(jié)來為其它信號提供必要的優(yōu)先級。

標(biāo)簽： PCB 分 利用IP 拓撲規(guī)劃

上傳時間： 2013-10-12

上傳用戶：sjyy1001

混合信號PCB設(shè)計中單點接地技術(shù)的研究

混合信號系統(tǒng)中地平面的處理一直是一個困擾著很多硬件設(shè)計人員的難題"詳細講述了單點接地的原理"以及在工程應(yīng)用中的實現(xiàn)方法$

標(biāo)簽： PCB 混合信號 接地技術(shù)

上傳時間： 2013-11-11

上傳用戶：旭521

數(shù)字與模擬電路設(shè)計技巧

數(shù)字與模擬電路設(shè)計技巧IC與LSI的功能大幅提升使得高壓電路與電力電路除外，幾乎所有的電路都是由半導(dǎo)體組件所構(gòu)成，雖然半導(dǎo)體組件高速、高頻化時會有EMI的困擾，不過為了充分發(fā)揮半導(dǎo)體組件應(yīng)有的性能，電路板設(shè)計與封裝技術(shù)仍具有決定性的影響。 模擬與數(shù)字技術(shù)的融合由于IC與LSI半導(dǎo)體本身的高速化，同時為了使機器達到正常動作的目的，因此技術(shù)上的跨越競爭越來越激烈。雖然構(gòu)成系統(tǒng)的電路未必有clock設(shè)計，但是毫無疑問的是系統(tǒng)的可靠度是建立在電子組件的選用、封裝技術(shù)、電路設(shè)計與成本，以及如何防止噪訊的產(chǎn)生與噪訊外漏等綜合考慮。機器小型化、高速化、多功能化使得低頻/高頻、大功率信號/小功率信號、高輸出阻抗/低輸出阻抗、大電流/小電流、模擬/數(shù)字電路，經(jīng)常出現(xiàn)在同一個高封裝密度電路板，設(shè)計者身處如此的環(huán)境必需面對前所未有的設(shè)計思維挑戰(zhàn)，例如高穩(wěn)定性電路與吵雜(noisy)性電路為鄰時，如果未將噪訊入侵高穩(wěn)定性電路的對策視為設(shè)計重點，事后反復(fù)的設(shè)計變更往往成為無解的夢魘。模擬電路與高速數(shù)字電路混合設(shè)計也是如此，假設(shè)微小模擬信號增幅后再將full scale 5V的模擬信號，利用10bit A/D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號，由于分割幅寬祇有4.9mV，因此要正確讀取該電壓level并非易事，結(jié)果造成10bit以上的A/D轉(zhuǎn)換器面臨無法順利運作的窘境。另一典型實例是使用示波器量測某數(shù)字電路基板兩點相隔10cm的ground電位，理論上ground電位應(yīng)該是零，然而實際上卻可觀測到4.9mV數(shù)倍甚至數(shù)十倍的脈沖噪訊(pulse noise)，如果該電位差是由模擬與數(shù)字混合電路的grand所造成的話，要測得4.9 mV的信號根本是不可能的事情，也就是說為了使模擬與數(shù)字混合電路順利動作，必需在封裝與電路設(shè)計有相對的對策，尤其是數(shù)字電路switching時，ground vance noise不會入侵analogue ground的防護對策，同時還需充分檢討各電路產(chǎn)生的電流回路(route)與電流大小，依此結(jié)果排除各種可能的干擾因素。以上介紹的實例都是設(shè)計模擬與數(shù)字混合電路時經(jīng)常遇到的瓶頸，如果是設(shè)計12bit以上A/D轉(zhuǎn)換器時，它的困難度會更加復(fù)雜。

標(biāo)簽： 數(shù)字 模擬電路 設(shè)計技巧

上傳時間： 2013-11-16

上傳用戶：731140412