MATLAB仿真通信PSK誤碼分析，主要用來測試SNR從0到10時(shí)的系統(tǒng)性能-MATLAB simulation PSK communication error analysis
上傳時(shí)間： 2013-04-24
上傳用戶：924484786
近年來,隨著微電子技術(shù)的高速發(fā)展,數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟,實(shí)時(shí)圖象處理在多媒體、HDTV、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用,圖像壓縮/解壓的IC芯片也已成為多媒體技術(shù)的核心,實(shí)現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點(diǎn).該文基于FPGA設(shè)計(jì)了JPEG圖像壓縮編解碼芯片,通過改進(jìn)算法優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性.在JPEG編碼器設(shè)計(jì)中,改進(jìn)了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時(shí)間并行性問題,提高了DCT/IDCT模塊的運(yùn)算速度;設(shè)計(jì)了基于查找表結(jié)構(gòu)的定點(diǎn)乘法器,便于在設(shè)計(jì)中共享乘法單元,以適應(yīng)流水線設(shè)計(jì)的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結(jié)構(gòu),用較少的存儲(chǔ)單元完成Huffman編解碼的運(yùn)算,同時(shí)也提高了編解碼速度.在JPEG解碼器設(shè)計(jì)中,根據(jù)Huffman碼字本身的特點(diǎn)和JPEG標(biāo)準(zhǔn),設(shè)計(jì)了一種Huffman碼字分組結(jié)構(gòu),基于該結(jié)構(gòu)提出分組Huffman查找表及地址編碼的設(shè)計(jì)方法,進(jìn)而完成了新的快速Huffman解碼算法及其模塊設(shè)計(jì).整個(gè)設(shè)計(jì)及其各個(gè)模塊都在ALTERA公司的EDA工具QUARTUSII平臺(tái)上進(jìn)行了邏輯綜合及功能和時(shí)序仿真.綜合和仿真結(jié)果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達(dá)到了較高的工作頻率,在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài),可滿足實(shí)時(shí)JPEG圖像編解碼的要求.在邏輯設(shè)計(jì)的基礎(chǔ)上,該設(shè)計(jì)可以進(jìn)一步作硬件仿真和實(shí)驗(yàn),將源代碼燒錄進(jìn)FPGA芯片,作為獨(dú)立器件或有自主知識(shí)產(chǎn)權(quán)的JPEG IP模塊,應(yīng)用于可視電話、手機(jī)和會(huì)議電視等低成本JPEG編解碼系統(tǒng)的實(shí)現(xiàn).
標(biāo)簽： FPGA JPEG 編解碼 芯片設(shè)計(jì)
上傳時(shí)間： 2013-05-31
上傳用戶：yuying4000
該文進(jìn)行的設(shè)計(jì)作為數(shù)控系統(tǒng)大課題中的一個(gè)子課題,主要研究利用PCI總線來實(shí)現(xiàn)對(duì)外圍IO的操作,硬件上包括設(shè)計(jì)一塊PCI接口卡并測試通過,軟件上實(shí)現(xiàn)了PCI接口卡在Linux下的驅(qū)動(dòng)和用軟PLC來實(shí)現(xiàn)對(duì)外圍IO的操作.該文在比較幾種微機(jī)總線的基礎(chǔ)上,為了實(shí)現(xiàn)數(shù)控系統(tǒng)高速、高精度、低功耗的要求,采用PCI總線進(jìn)行設(shè)計(jì).隨著可編程邏輯器件的發(fā)展,為在一片PLD芯片內(nèi)實(shí)現(xiàn)復(fù)雜的邏輯控制提供了條件.該文在綜合比較開發(fā)PCI卡的幾種方法的基礎(chǔ)上,選擇了使用FPGA來實(shí)現(xiàn)PCI接口卡設(shè)計(jì).用VHDL語言對(duì)FPGA編程,采用模塊化的設(shè)計(jì)方法進(jìn)行設(shè)計(jì),用狀態(tài)機(jī)來控制PCI邏輯的時(shí)序.設(shè)計(jì)首先在EDA軟件上仿真通過后,制作成PCI板卡并在現(xiàn)場調(diào)試通過.為方便所設(shè)計(jì)的PCI卡在數(shù)控系統(tǒng)及其它系統(tǒng)中應(yīng)用,該文設(shè)計(jì)了PCI卡在Linux下的設(shè)備驅(qū)動(dòng)程序,主要包括設(shè)備的注冊(cè)與注銷、與Linux內(nèi)核的接口、相關(guān)的入口函數(shù)、驅(qū)動(dòng)程序的編碼、編譯、加載與卸載等,并編寫了相應(yīng)的測試代碼,在Linux環(huán)境下調(diào)試通過.為了解決數(shù)控系統(tǒng)中PLC的應(yīng)用問題,該文還設(shè)計(jì)了PCI卡在軟PLC中的應(yīng)用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細(xì)討論MatPLC工作原理的基礎(chǔ)上,設(shè)計(jì)了一個(gè)輸入模塊、一個(gè)輸出模塊和一個(gè)MatPLC配置文件.輸入模塊通過驅(qū)動(dòng)程序從PCI卡中讀取數(shù)據(jù),傳送到MatPLC內(nèi)核的全局變量中,輸出模塊從內(nèi)核全局變量讀取數(shù)據(jù)并進(jìn)行邏輯運(yùn)算,再輸出到PCI卡.將他們編譯通過,并進(jìn)行測試,最終實(shí)現(xiàn)軟PLC對(duì)外圍IO端口的讀寫.該論文受到廣東省科技攻關(guān)項(xiàng)目[2002A1040402]、廣東省科技攻關(guān)項(xiàng)目[2003C101002]、廣州市重大科技攻關(guān)計(jì)劃[2002Z1-D0051]的資助.
標(biāo)簽： FPGA PCI 接口設(shè)計(jì)
上傳時(shí)間： 2013-07-18
上傳用戶：szchen2006
隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級(jí)描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.
標(biāo)簽： FPGA 計(jì)算機(jī) 可編程 外圍接口
上傳時(shí)間： 2013-06-08
上傳用戶：asddsd
大規(guī)模可編程邏輯器件CPLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路(ASIC),電子設(shè)計(jì)工程師用它可以在辦公室或?qū)嶒?yàn)室里設(shè)計(jì)出所需的專用集成電路,從而大大縮短了產(chǎn)品上市時(shí)間,降低了開發(fā)成本.此外,可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)系統(tǒng)重構(gòu)的特性,使得硬件的功能可以象軟件一樣通過編程來修改,這樣就極大地提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性.該設(shè)計(jì)完成了在一片可編程邏輯器件上開發(fā)簡易計(jì)算機(jī)的設(shè)計(jì)任務(wù),將單片機(jī)與單片機(jī)外圍電路集成化,能夠輸入指令、執(zhí)行指令、輸出結(jié)果,具有在電子系統(tǒng)中應(yīng)用的普遍意義,另外,也可以用于計(jì)算機(jī)組成原理的教學(xué)試驗(yàn).該文第一章簡要介紹了可編程ASIC和EDA技術(shù)的歷史、現(xiàn)狀、未來并對(duì)本課題作了簡要陳述.第二章在芯片設(shè)計(jì)的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設(shè)計(jì)過程和設(shè)計(jì)手段,首先將簡易計(jì)算機(jī)劃分為運(yùn)算器、CPU控制器、存儲(chǔ)器、鍵盤接口和顯示接口以及系統(tǒng)控制器,然后再往下分為下層子模塊.輸入法的語言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對(duì)設(shè)計(jì)的綜合與實(shí)現(xiàn)做了總結(jié),給出了時(shí)序仿真波形圖.該文針對(duì)FPGA和RISC這兩大課題,對(duì)RISC在FPGA上的實(shí)現(xiàn)進(jìn)行了初淺的探索與嘗試.從計(jì)算機(jī)體系結(jié)構(gòu)入手,剖析了精簡指令集計(jì)算機(jī)的原理,通過該設(shè)計(jì)的實(shí)踐對(duì)ASIC和EDA的設(shè)計(jì)潛力有了更進(jìn)一步的領(lǐng)悟.
標(biāo)簽： FPGA 指令集 計(jì)算機(jī)
上傳時(shí)間： 2013-05-21
上傳用戶：hewenzhi
隨著電子技術(shù)和信息技術(shù)的發(fā)展，可編程邏輯器件的應(yīng)用領(lǐng)域越來越寬。可編程SoC設(shè)計(jì)已成為SoC設(shè)計(jì)的新方法。論文介紹了可編程邏輯器件的設(shè)計(jì)方法和開發(fā)技術(shù)，并用硬件描述語言和FPGA／CPLD設(shè)計(jì)技術(shù)，探索和研究了基于FPGA的RISCMCU的設(shè)計(jì)與實(shí)現(xiàn)過程。 論文參照Mircochip公司的PICl6C5X單片機(jī)的體系結(jié)構(gòu)，設(shè)計(jì)了8位RISCMCU。該嵌入式MCU設(shè)計(jì)采用了自頂向下的設(shè)計(jì)方法和模塊化設(shè)計(jì)思想。MCU總體結(jié)構(gòu)設(shè)計(jì)劃分控制模塊、ALU模塊、存儲(chǔ)模塊三大模塊。然后，對(duì)各模塊的具體技術(shù)實(shí)現(xiàn)細(xì)節(jié)分別進(jìn)行了闡述。論文中設(shè)計(jì)的MCU能實(shí)現(xiàn)PICl6C5X單片機(jī)33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能，但應(yīng)用是基于FPGA的，能與其他外設(shè)IP方便的結(jié)合在一起使用，比ASIC的PICl6C57X的應(yīng)用更具靈活性。 軟件仿真和硬件驗(yàn)證表明：所設(shè)計(jì)的嵌入式MCU在各方面均達(dá)到了一定的性能指標(biāo)，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達(dá)21.88MHz。這些為自主設(shè)計(jì)R／SCMCU的IP核提供了值得借鑒的探索成果和設(shè)計(jì)思路，在通用控制領(lǐng)域也有一定的實(shí)用價(jià)值。 此外，論文中還介紹了三相SPWM控制模塊的設(shè)計(jì)，該模塊具有死區(qū)時(shí)間和載波比任意可調(diào)的特點(diǎn)，可以單獨(dú)應(yīng)用，也可以作為MCU的外設(shè)子模塊應(yīng)用。
標(biāo)簽： FPGA MCU 嵌入式 應(yīng)用研究
上傳時(shí)間： 2013-07-16
上傳用戶：熊少鋒
本文主要介紹了如何運(yùn)用可編程邏輯器件(FPGA)實(shí)現(xiàn)電機(jī)的變頻調(diào)速控制系統(tǒng)。 目前，電機(jī)控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC)，一種是單片機(jī)(MCU)或數(shù)字信號(hào)處理器(DSP)。而FPGA的數(shù)字資源豐富、工作頻率高、可在系統(tǒng)編程等特點(diǎn)使得開發(fā)靈活、開發(fā)周期相對(duì)短，可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應(yīng)電機(jī)，簡化了硬件和軟件設(shè)計(jì)，并充分利用了FPGA的快速性，利用FPGA，除本身可以用來控制電機(jī)以外：可以制成通用的“IP核”應(yīng)用到MCU(或DSP)，或是作為片內(nèi)外設(shè)，這樣就節(jié)約了片內(nèi)資源；另外，它還是ASIC設(shè)計(jì)的驗(yàn)證的必經(jīng)階段，這是本文選題和工作的意義。本文設(shè)計(jì)的FPGA調(diào)速控制系統(tǒng)以及2個(gè)IP核，下載到芯片，通過驗(yàn)證。 本文第一章緒論介紹了可編程邏輯器件的發(fā)展、應(yīng)用，以及EDA的發(fā)展歷程，還介紹了ASIC等。針對(duì)FPGA的快速發(fā)展，論述了它在變頻調(diào)速技術(shù)應(yīng)用中的優(yōu)勢(shì)。 第二章介紹了交流電動(dòng)機(jī)變頻調(diào)速技術(shù)及其相關(guān)技術(shù)的發(fā)展和應(yīng)用情況。著重介紹了電壓空間矢量調(diào)制方式，以及矢量控制技術(shù)、技術(shù)發(fā)展。 第三章詳細(xì)介紹了SVPWM調(diào)速系統(tǒng)整個(gè)系統(tǒng)的FPGA設(shè)計(jì)，給出了設(shè)計(jì)思路、具體方案、邏輯時(shí)序分析；最后給出了軟件仿真結(jié)果和實(shí)驗(yàn)波形對(duì)照。文中還給出了SVPWM調(diào)速系統(tǒng)運(yùn)用的FPGA設(shè)計(jì)結(jié)果，驅(qū)動(dòng)電機(jī)，得到實(shí)驗(yàn)波形。論證了FPGA在調(diào)速系統(tǒng)應(yīng)用中的可行性和意義。 第四章介紹了作者針對(duì)課題相關(guān)的一些內(nèi)容所設(shè)計(jì)出的IP核，給出的實(shí)驗(yàn)結(jié)果等。 論文最后，對(duì)本課題所做的工作進(jìn)行了簡單的總結(jié)。
標(biāo)簽： FPGA 全數(shù)字 交流變頻 調(diào)速系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：zhaiyanzhong
隨著現(xiàn)代雷達(dá)技術(shù)的不斷發(fā)展,電子偵察設(shè)備面臨電磁環(huán)境日益復(fù)雜多變,發(fā)展寬帶化、數(shù)字化、多功能、軟件化的電子偵察設(shè)備已是一項(xiàng)重要的任務(wù).然而,目前的寬帶A/D與后續(xù)DSP之間的工作速率總有一到兩個(gè)數(shù)量級(jí)的差別,二者之間的瓶頸成為電子偵察系統(tǒng)數(shù)字化的最大障礙.通信領(lǐng)域軟件無線電的成功應(yīng)用為電子偵察系統(tǒng)的發(fā)展提供了一種理想模式.另一方面,微電子技術(shù)的快速發(fā)展,以及FPGA的廣泛應(yīng)用,在很大程度上影響了數(shù)字電路的設(shè)計(jì)與開發(fā).這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續(xù)DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數(shù)字下變頻結(jié)構(gòu),并從軟件無線電原理出發(fā),從理論推導(dǎo)和計(jì)算機(jī)仿真兩方面對(duì)該結(jié)構(gòu)進(jìn)行了驗(yàn)證,并進(jìn)一步給出該結(jié)構(gòu)改進(jìn)方案以及改進(jìn)的多相濾波數(shù)字下變頻結(jié)構(gòu)的硬件實(shí)現(xiàn)方法.本文將多相濾波下變頻的并行結(jié)構(gòu)應(yīng)用到數(shù)字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實(shí)現(xiàn),不僅在一定程度上解決了二者之間的瓶頸問題,同時(shí)也大大提高了實(shí)時(shí)處理速度.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)據(jù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件處理能力的要求.另外,本人還用FPGA設(shè)計(jì)了實(shí)驗(yàn)電路,利用微機(jī)串口,與實(shí)驗(yàn)?zāi)繕?biāo)板進(jìn)行控制和數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活的對(duì)各種實(shí)現(xiàn)方法加以驗(yàn)證和比較.
上傳時(shí)間： 2013-04-24
上傳用戶：moerwang
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實(shí)施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運(yùn)算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對(duì)安全性的需要變得越來越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問題仍然相對(duì)落后.由于FPGA所提供的設(shè)計(jì)優(yōu)勢(shì),特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟(jì)地實(shí)現(xiàn)安全性支持.FPGA是實(shí)現(xiàn)設(shè)計(jì)靈活性和功能升級(jí)的關(guān)鍵,對(duì)于容錯(cuò)、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點(diǎn)非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對(duì)新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實(shí)現(xiàn),即用FPGA實(shí)現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對(duì)3DES算法及IDEA、MD5算法的實(shí)現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對(duì)PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢(shì),并重點(diǎn)說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個(gè)系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點(diǎn)和性能,以及總線的信號(hào).由于遵從高速性的要求,我們?cè)谟布x型的時(shí)候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強(qiáng),速度也非常快,但目前價(jià)格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價(jià)格低廉,產(chǎn)品成熟等特點(diǎn),是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會(huì)對(duì)這些器件特性做相應(yīng)說明.并由此得出電路原理圖的繪制.文章的重點(diǎn)之一在于3DES算法及IDEA、MD5算法的FPGA實(shí)現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實(shí)現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì).
上傳時(shí)間： 2013-04-24
上傳用戶：qazwsc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
