在线观看爽视频,欧美一区二区三区色,亚洲精品欧美一区二区三区

國(guó)內(nèi)(nèi)IC

基于非接觸式IC卡門禁系統(tǒng)的設(shè)計(jì)

·基于非接觸式IC卡門禁系統(tǒng)的設(shè)計(jì)

標(biāo)簽： 非接觸式 IC卡門禁系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：yumiaoxia
關(guān)于IC卡的應(yīng)用項(xiàng)目

·詳細(xì)說(shuō)明：這是關(guān)于IC卡的應(yīng)用項(xiàng)目,包括電路原理圖及C語(yǔ)言編寫的源程序,并有詳細(xì)的注釋,而且電路及軟件均經(jīng)過(guò)了驗(yàn)證,具有很高的參考價(jià)值。文件列表: Code ....\ICCard ....\......\2401A ....\......\.....\Write2401A ....\......\.....\Write2401

標(biāo)簽： IC卡項(xiàng)目

上傳時(shí)間： 2013-04-24

上傳用戶：jcljkh
非接觸式IC 智能(射頻)卡詳解

非接觸式IC 智能(射頻)卡詳細(xì)講解，對(duì)射頻接口電路、數(shù)字電路，內(nèi)部存儲(chǔ)器，卡操作原理和方法都進(jìn)行了詳細(xì)地講解。

標(biāo)簽： 非接觸式射頻

上傳時(shí)間： 2013-05-21

上傳用戶：jiiszha
兩百多種IC功放電路

常年硬件開發(fā) 所積累的IC功放電路涉及RFID射頻技術(shù) 酒店鎖之類

標(biāo)簽： IC功放電路

上傳時(shí)間： 2013-07-31

上傳用戶：是王洪文
最全I(xiàn)C封裝及尺寸

最全的IC封裝和尺寸圖，可作為工具查詢使用

標(biāo)簽： IC封裝尺寸

上傳時(shí)間： 2013-04-24

上傳用戶：huangld
OrCAD創(chuàng)建大IC邏輯封裝的方法

OrCAD創(chuàng)建大IC邏輯封裝的方法

標(biāo)簽： OrCAD 邏輯封裝

上傳時(shí)間： 2013-06-28

上傳用戶：xhz1993
NI MultiSIM 10(V10.0.144)電子仿真軟件漢化文件

NI MultiSIM 10(V10.0.144)電子仿真軟件漢化文件

標(biāo)簽： MultiSIM 10 144 NI

上傳時(shí)間： 2013-10-19

上傳用戶：saharawalker
IC封裝熱計(jì)算研究

Many thermal metrics exist for integrated circuit (IC) packages ranging from θja to Ψjt.Often, these thermal metrics are misapplied by customers who try to use them to estimate junction temperatures in their systems.

標(biāo)簽： IC封裝計(jì)算

上傳時(shí)間： 2013-10-18

上傳用戶：貓愛薛定諤
獨(dú)特的IC BUFFER增強(qiáng)運(yùn)算放大器設(shè)計(jì)

This note describes some of the unique IC design techniques incorporated into a fast, monolithic power buffer, the LT1010. Also, some application ideas are described such as capacitive load driving, boosting fast op amp output current and power supply circuits.

標(biāo)簽： BUFFER 運(yùn)算放大器設(shè)計(jì)

上傳時(shí)間： 2013-11-12

上傳用戶：671145514
可編輯程邏輯及IC開發(fā)領(lǐng)域的EDA工具介紹

EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程?！肮び破涫拢叵壤淦鳌保虼?，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來(lái)越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類這類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語(yǔ)句（通常是系統(tǒng)級(jí)的行為描述語(yǔ)句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類這類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L(zhǎng)，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過(guò)設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長(zhǎng)來(lái)完成設(shè)計(jì)流程。

標(biāo)簽： EDA 編輯邏輯

上傳時(shí)間： 2013-11-19

上傳用戶：wxqman