<track id="atiud"></track> 介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號(hào)到800×600 的VGA 格式轉(zhuǎn)換的實(shí)現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機(jī)均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號(hào)不能直接在VGA 顯示器上顯示, 而在許多場(chǎng)合需要在VGA 顯示器上實(shí)時(shí)監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對(duì)圖像進(jìn)行實(shí)時(shí)顯示, 本文采用一種近似的雙線性插值方法對(duì)圖像進(jìn)行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場(chǎng)可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時(shí)隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強(qiáng), 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中發(fā)揮著越來越重要的作用。本課題的設(shè)計(jì)就是采用VHDL 描述, 基于FPGA 來實(shí)現(xiàn)的。
標(biāo)簽： PAL-VGA FPGA 轉(zhuǎn)換器
上傳時(shí)間： 2014-02-22
上傳用戶：a1054751988
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
基于PID控制算法的爐溫恒溫控制系統(tǒng)的設(shè)計(jì).
上傳時(shí)間： 2015-01-02
上傳用戶：thesk123
機(jī)器人插補(bǔ)算法
標(biāo)簽： 自由度 機(jī)器人 插補(bǔ)算法 直線
上傳時(shí)間： 2013-11-09
上傳用戶：meiguiweishi
在某系統(tǒng)碼相關(guān)測(cè)距中，每一個(gè)飛機(jī)的詢問信號(hào)都可能會(huì)成為其他飛機(jī)的干擾。在有限的可用功率下，就需要一個(gè)可靠和高效的功率控制策略。納什博弈（非合作博弈）理論是適合于功率控制問題的一種理論，是飛機(jī)在信噪比和功率利用之間選擇一種均衡。文獻(xiàn)[1]研究了這個(gè)問題的納什博弈論策略，得到了一個(gè)非線性系統(tǒng)代數(shù)方程，并提出了一種定點(diǎn)迭代的功率控制算法。文中研究了一種新的基于牛頓迭代的功率控制策略來解決此類代數(shù)方程。仿真結(jié)果說明了牛頓迭代算法的效率明顯提高。
上傳時(shí)間： 2013-10-13
上傳用戶：AISINI005
PLC編程理論算法及技巧
上傳時(shí)間： 2013-10-12
上傳用戶：s藍(lán)莓汁
蟻群算法的理論與應(yīng)用
標(biāo)簽： 蟻群算法
上傳時(shí)間： 2013-11-23
上傳用戶：dreamboy36
提出了一種基于Surendra改進(jìn)的運(yùn)動(dòng)目標(biāo)檢測(cè)算法，通過對(duì)背景更新系數(shù)的改進(jìn)，獲取穩(wěn)定準(zhǔn)確的背景，再將背景幀與含運(yùn)動(dòng)區(qū)域的圖像幀用差分運(yùn)算獲得運(yùn)動(dòng)目標(biāo)圖像。實(shí)驗(yàn)結(jié)果表明，該算法能夠較快反應(yīng)環(huán)境的變化，準(zhǔn)確地獲得背景圖像，提高運(yùn)動(dòng)目標(biāo)檢測(cè)的準(zhǔn)確性。
標(biāo)簽： Surendra 運(yùn)動(dòng)目標(biāo) 檢測(cè)算法
上傳時(shí)間： 2013-11-19
上傳用戶：1234567890qqq
為了解決數(shù)據(jù)挖掘中關(guān)聯(lián)規(guī)則Apriori算法存在的缺陷，提出了一種全新的基于對(duì)候選項(xiàng)集處理的改進(jìn)算法。該算法主要采用一次掃描數(shù)據(jù)庫和對(duì)候選項(xiàng)集進(jìn)行計(jì)數(shù)處理的方法，實(shí)現(xiàn)了減少執(zhí)行時(shí)間以及計(jì)算量的目的。實(shí)際應(yīng)用表明，改進(jìn)后的Apriori算法具有操作簡(jiǎn)便、測(cè)試準(zhǔn)確的特點(diǎn)，達(dá)到了提高數(shù)據(jù)挖掘效率和準(zhǔn)確性的要求。
標(biāo)簽： Apriori 數(shù)據(jù)挖掘 法的改進(jìn)
上傳時(shí)間： 2013-10-22
上傳用戶：18888888888
頻率是電力系統(tǒng)運(yùn)行質(zhì)量和安全情況的最主要標(biāo)志之一，集成保護(hù)與控制系統(tǒng)需集成低頻減載等控制方式，測(cè)頻是低頻減載算法的核心，本文較全面地闡述了電力系統(tǒng)頻率測(cè)量的重要意義和這些年來的研究成果。以測(cè)頻主算法的數(shù)學(xué)原理為線索 ，對(duì)現(xiàn)有的各種測(cè)頻算法進(jìn)行了分類和評(píng)述，并提出了頻率測(cè)量的發(fā)展方向。在考慮到現(xiàn)有條件的基礎(chǔ)下，考慮算法的實(shí)時(shí)性以及精度問題，選用基于DFT算法，并對(duì)該算法進(jìn)行了matlab仿真。
上傳時(shí)間： 2015-01-03
上傳用戶：baiom
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
