SPI是一個環形總線結構，由ss（cs）、sck、sdi、sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進行數據交換。 假設下面的8位寄存器裝的是待發送的數據10101010，上升沿發送、下降沿接收、高位先發送。 那么第一個上升沿來的時候 數據將會是sdo=1；寄存器=0101010x。下降沿到來的時候，sdi上的電平將所存到寄存器中去，那么這時寄存器=0101010sdi，這樣在8個時鐘脈沖以后，兩個寄存器的內容互相交換一次。這樣就完成里一個spi時序。
上傳時間： 2013-12-22
上傳用戶：lijinchuan
DMA技術與DMA控制器：DMA傳輸控制原理，8237A的工作方式，8237A寄存器組的作用，8237A寄存器組的編程
上傳時間： 2014-12-01
上傳用戶：Avoid98
基于canny的灰色預測和模式識別,標定的一種做法是：在一塊平板上畫若干個點， 同時用這兩部相機照相，分別得到這些點在它們像平面上的像點，利用這兩組像點的幾何關系就可以得到這兩部相機的相對位置。然而，無論在物平面或像平面上我們都無法直接得到沒有幾何尺寸的“點”。實際的做法是在物平面上畫若干個圓（稱為靶標），它們的圓心就是幾何的點了。而它們的像一般會變形，如圖1所示，所以必須從靶標上的這些圓的像中把圓心的像精確地找到，標定就可實現。
上傳時間： 2016-10-24
上傳用戶：wff
㆒ 般㆟ 對 C++ templates 的粗淺印象，大約停留在「容器（containers）」的製作㆖ 。稍有研究 則會發現，templates衍生出來的 C++ Generic Programming（泛型編程）技術，在 C++ 標準程 式庫㆗ 已經遍㆞ 開花結果。以 STL為重要骨幹的 C++ 標準程式庫，將 templates 廣泛運用於容 器 （containers） 、演算法 （algorithms） 、仿函式 （functors） 、配接器 （adapters） 、配置器 （allocators） 、 迭代器（iterators）㆖ 頭，無處不在，無役不與，乃至於原有的 class-based iostream都被改寫為 template-based iostream。
上傳時間： 2016-10-28
上傳用戶：rocwangdp
紅外解碼程序主要工作為等待紅外線信號出現，并跳過引導信號，開始收集連續32位的表面數據，存入內存的連續空間。位信號解碼的原則是：以判斷各個位的波寬信號來決定高低信號。位解碼原理如下： 解碼為0：低電平的寬度0.56ms+高電平的寬度0.56ms。 解碼為1：低電平的寬度1.68ms+高電平的寬度0.56ms。 程序中必須設計一精確的0.1ms延時時間作為基礎時間，以計數實際的波形寬度，若讀值為5表示波形寬度為0.5ms，若讀值為16表示波形寬度為1.6ms，以此類推。高電平的寬度1.12ms為固定，因此可以直接判斷低電平的寬度的計數值5或時16，來確定編碼為0或是1。程序中可以減法指令SUBB來完成判斷，指令“SUBB A，R2”中若R2為計數值，A寄存器設為8，就可如下： 當“8－R2”有產生借位，借位標志C=1，表示編碼為1。 當“8－R2”無產生借位，借位標志C=0，表示編碼為0。 將借位標志C經過右移指令“RRC A”轉入A寄存器中，再經由R0寄存器間接尋址存入內存中。
上傳時間： 2016-11-09
上傳用戶：miaochun888
本程序為加密芯片內部加密運算單元部分，包括32位減法器、移位寄存器、加/減法器、寄存器等，對密碼芯片運算部分設計具有一定指導意義
上傳時間： 2014-11-03
上傳用戶：ynwbosss
Xilinx is disclosing this Specification ? 第 1 章“EMIF 概述”，概述 Texas Instruments EMIF。 ? 第 2 章“Virtex-II 系列或 Spartan-3 FPGA 到 EMIF 的設計”描述將 TI TMSC6000 EMIF 連接到 Virtex?-II 系列或 Spartan?-3 FPGA 的實現。 ? 第 3 章“Virtex-4 FPGA 到 EMIF 的設計” 描述將 TI TMS320C64x EMIF 連接到 Virtex-4 FPGA 的實現。 ? 第 4 章“參考設計” 提供參考設計的目錄結構和參考設計文件的鏈接。 ? 附錄 A “Virtex-4 ISERDES 樣本代碼” 提供 Virtex-4 實現的樣本代碼列表。 ? 附錄 B “EMIF 寄存器域描述” 定義 TI DSP 寄存器域。 ? 附錄 C “相關參考文件” 提供相關文檔的鏈接
標簽： Specification disclosing Xilinx EMIF
上傳時間： 2016-12-06
上傳用戶：litianchu
計算機系統虛擬實驗（微）匯編系統的開發是在原先網上計算機系統虛擬實驗室的基礎上提出的一個新課題。它是為了滿足讓學生更深一步的理解匯編及微匯編語言在計算機硬件系統中的工作原理的需要，而設計的一種將匯編及微匯編指令翻譯成機器代碼的翻譯器 現在市場上有各種各樣的計時器，但是它們大多數只能應用于某個領域，缺乏一種兼容性更強，可用于多種環境的時鐘計時器產品。目前的時鐘計時器對環境有很大的依賴性，降低了時鐘計時器的工作效率 此壓縮包包括所以課程設計文檔和源代碼
上傳時間： 2017-01-19
上傳用戶：維子哥哥
clock的初學，實現定時器clock的初學，實現定時器
標簽： clock
上傳時間： 2014-12-05
上傳用戶：songnanhua
本例展示了如何設置TIM工作在輸出比較-非主動模式（Output Compare Inactive mode），并產生相應的中斷。 TIM2時鐘設置為36MHz，預分頻設置為35999，TIM2計數器時鐘可表達為： TIM2 counter clock = TIMxCLK / (Prescaler +1) = 1 KHz 設置TIM2_CCR1寄存器值為1000， CCR1寄存器值1000除以TIM2計數器時鐘頻率1KHz，為1000毫秒。因此，經過1000毫秒的時延，置PC.06輸出為低電平。 同理，根據寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，經過500毫秒的時延，置PC.07輸出為低電平；經過250毫秒的時延，置PC.08輸出為低電平；經過125毫秒的時延，置PC.09輸出為低電平。 輸出比較寄存器的值決定時延的大小，當計數器的值小于這個值的時候，點亮與PC.06-PC.09相連的LED；當計數器的值達到這個值得時候，產生中斷，在TIM2的4個通道相應的中斷里，把它們一一關閉。
標簽： Inactive Compare Output mode
上傳時間： 2013-12-20
上傳用戶：ghostparker
<strike id="qygo4"></strike>
<strike id="qygo4"></strike>