由于旋轉(zhuǎn)變壓器的高精度高可靠性等特點，廣泛的應(yīng)用于如航空、航天、船舶、兵器、雷達、通訊等領(lǐng)域。旋轉(zhuǎn)變壓器輸出模擬量交流信號，經(jīng)過數(shù)字處理轉(zhuǎn)換為數(shù)字角度信號才能進入計算機或其他控制系統(tǒng)，而這種數(shù)字處理比較復(fù)雜，采用專用的旋轉(zhuǎn)變壓器解碼芯片想達到理想的精度通常需要較高的成本，限制了它在其他領(lǐng)域的應(yīng)用。傳統(tǒng)的角測量系統(tǒng)面臨的問題有：體積、重量、功耗偏大，調(diào)試、誤差補償試驗復(fù)雜，費用較高。 現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計的規(guī)模和集成度不斷提高。同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 本文的目的是研究利用FPGA實現(xiàn)旋轉(zhuǎn)變壓器的硬件解碼算法，設(shè)計基于FPGA的旋轉(zhuǎn)變壓器解碼系統(tǒng)。 在本文所設(shè)計的系統(tǒng)中，通過FPGA芯片產(chǎn)生旋轉(zhuǎn)變壓器的激勵信號，再控制A/D轉(zhuǎn)換器對旋轉(zhuǎn)變壓器的模擬信號的數(shù)據(jù)進行采樣和轉(zhuǎn)換，并對轉(zhuǎn)換完的數(shù)據(jù)進行濾波處理，使用基于CORDIC算法流水線結(jié)構(gòu)設(shè)計的反正切函數(shù)模塊解算出偏轉(zhuǎn)角θ，最后通過串行口將解算的偏差角數(shù)據(jù)輸出。本文還分析了該系統(tǒng)誤差產(chǎn)生的原因和提高系統(tǒng)精度的方法。 實驗結(jié)果表明，本文所設(shè)計的旋轉(zhuǎn)變壓器解碼器的硬件組成和軟件實現(xiàn)基本能夠較精確的完成上述的信號轉(zhuǎn)換和數(shù)據(jù)運算。
標(biāo)簽： FPGA 旋轉(zhuǎn)變壓器 解碼 算法
上傳時間： 2013-05-23
上傳用戶：gdgzhym
遺傳算法是基于自然選擇的一種魯棒性很強的解決問題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問題，現(xiàn)已成為尋求滿意解的最佳工具之一。然而，較慢的運行速度也制約了其在一些實時性要求較高場合的應(yīng)用。利用硬件實現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點，從而在很大程度上提高算法的運行速度。 本文對遺傳算法進行了理論介紹和分析，結(jié)合硬件自身的特點，選用了適合硬件化的遺傳算子，設(shè)計了標(biāo)準(zhǔn)遺傳算法硬件框架；為了進一步利用硬件自身的并行特性，同時提高算法的綜合性能，本文還對現(xiàn)有的一些遺傳算法的并行模型進行了研究，討論了其各自的優(yōu)缺點及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實現(xiàn)的粗粒度并行遺傳算法。 我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架，包括初始化群體、適應(yīng)度計算、選擇、交叉、變異、群體存儲和控制等功能模塊。文中詳細分析了各模塊的功能和端口連接，并利用硬件描述語言編寫源代碼實現(xiàn)各模塊功能。經(jīng)過功能仿真、綜合、布局布線、時序仿真和下載等一系列步驟，實現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問題，給出了實驗結(jié)果。這些硬件模塊可以被進一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。 最后，本文對硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問題進行了討論，并對本課題未來的研究進行了展望。
標(biāo)簽： FPGA 算法 硬件 實現(xiàn)研究
上傳時間： 2013-07-22
上傳用戶：誰偷了我的麥兜
近年來，計算機圖形學(xué)應(yīng)用越來越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產(chǎn)生具有三維空間真實感的影像，應(yīng)用于虛擬真實情況以及多媒體的產(chǎn)品上，且多半是使用低成本的實時3D計算機繪圖技術(shù)為基礎(chǔ)。在初期3D圖形學(xué)剛起步時，由于圖形簡單，因此可以利用CPU來運算，但隨著圖形學(xué)技術(shù)的發(fā)展，所要繪制的圖形越來越復(fù)雜，這時如果單純依賴CPU來處理，不能達到實時的要求，因此需要專門的硬件來加速圖形處理，GPU(圖形處理單元)因此出現(xiàn)了。不過由于3D圖形加速硬件的復(fù)雜性和短壽命，這極大地提高了對硬件開發(fā)環(huán)境的需要。為了更好的對設(shè)計進行更改和測試，不能僅僅用專門定制的方法來設(shè)計，需要其他的方：硬件描述語言(HDL)和FPGA。 隨著計算機繪圖規(guī)模的需要，借助輔助硬件資源，來提高圖形處理單元(GPU)處理速度的需求越來越普遍。自從15年前現(xiàn)場可編程門陣列(FPGA)開始出現(xiàn)以來，其在可編程硬件領(lǐng)域所起的作用越來越大。它們在速度、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場合越來越重要。其中一個應(yīng)用領(lǐng)域就是3D圖形渲染，在這個研究領(lǐng)域里人們正在利用具有可編程性能的FPGA來幫助改進圖形處理單元(GPU)的性能。 能夠在廉價、可動態(tài)重新配置的FPGA上實現(xiàn)復(fù)雜算法來輔助硬件設(shè)計。本文的設(shè)計就是通過在FPGA上實現(xiàn)3維圖形幾何處理管線部分功能來提高圖形處理速度。具體實現(xiàn)中使用硬件描述語言(Verilog HDL)進行邏輯設(shè)計，并發(fā)現(xiàn)問題解決問題。 本文主要特色如下： 1.針對幾何變換換子系統(tǒng)，提出一種硬件實現(xiàn)方案，該方案能對基本的幾何變換如：平移、縮放、旋轉(zhuǎn)和投影進行操作。首先構(gòu)造出總體變換矩陣，隨后進行矩陣乘法運算，再進行投影變換，最后輸出變換座標(biāo)。提出一種脈動陣列結(jié)構(gòu)，用于兩個矩陣的乘法運算。找到一種快捷的方法來實現(xiàn)矩陣相乘，將能大大提高系統(tǒng)的效率。 2.對于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實現(xiàn)的難度取決于裁剪算法的復(fù)雜程度。我們在Sutherland-Hodgman裁剪算法的基礎(chǔ)上提出一種新的裁剪算法，該算法通過去除冗余頂點以提高處理速度，同時利用編碼來判斷線段可見性的方法使得硬件實現(xiàn)變得很容易。 3.最后，我們在FPGA上實現(xiàn)了幾何變換以及三維裁剪，并與C語言的模擬結(jié)果對比發(fā)現(xiàn)結(jié)果正確，且三維裁剪能夠以3M個三角形/s的速度運行，滿足了圖形流水中的實時性要求。
上傳時間： 2013-04-24
上傳用戶：yerik
隨著電子技術(shù)和計算機技術(shù)的飛速發(fā)展，視頻圖像處理技術(shù)近年來得到極大的重視和長足的發(fā)展，其應(yīng)用范圍主要包括數(shù)字廣播、消費類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問題是當(dāng)處理的數(shù)據(jù)量很大時，處理速度慢，執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據(jù)視頻信號的處理過程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖；其次選擇視頻轉(zhuǎn)換芯片SAA7113，完成視頻圖像采集模塊的設(shè)計，主要分三步完成：1)配置視頻轉(zhuǎn)換芯片的工作模式，完成視頻轉(zhuǎn)化芯片SAA7113的初始化：2)通過分析輸出數(shù)據(jù)流的格式標(biāo)準(zhǔn)，來識別奇偶場信號、場消隱信號和有效行數(shù)據(jù)的開始和結(jié)束信號三種控制信號，并根據(jù)控制信號，用Verilog硬件描述語言編程實現(xiàn)圖像數(shù)據(jù)的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數(shù)據(jù)的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環(huán)境進行程序測試與運行，并分析仿真結(jié)果，驗證了數(shù)據(jù)采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當(dāng)?shù)乃阕樱捎霉ぞ進ATLAB、System Generator for DSP和ISE，利用模塊構(gòu)建方式，搭建視頻算法平臺，實現(xiàn)圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網(wǎng)表，對資源的消耗做簡要分析。 本論文的創(chuàng)新點是采用新的開發(fā)環(huán)境System Generator for DSP實現(xiàn)視頻圖像算法。這種開發(fā)視頻圖像算法的方式靈活性強、設(shè)計周期短、驗證方便、是視頻圖像處理發(fā)展的必然趨勢。
標(biāo)簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時間： 2013-07-28
上傳用戶：lingzhichao
隨著計算機運算速度的提高和計算機網(wǎng)絡(luò)的發(fā)展，基于離散對數(shù)問題和大整數(shù)因子分解問題的數(shù)字簽名算法越來越不能滿足信息安全的需要。為了滿足信息安全的要求，安全性依賴于橢圓曲線離散對數(shù)困難問題(ECDLP)的橢圓曲線密碼體制是當(dāng)前密碼學(xué)界研究的熱點之一。現(xiàn)有的求解ECDLP的算法都是全指數(shù)時間復(fù)雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優(yōu)勢，使得采用專用集成電路來實現(xiàn)橢圓曲線密碼體制己成為主要趨勢。因此，本課題著眼于應(yīng)用，針對基于橢圓曲線數(shù)字簽名算法的FPGA實現(xiàn)進行了較為深入的探討與研究。 本課題從實際應(yīng)用的需要出發(fā)，以初等數(shù)論、有限域理論、數(shù)字簽名技術(shù)和橢圓曲線理論為依據(jù)，確定了如下基于橢圓曲線數(shù)字簽名算法的硬件實現(xiàn)方案：首先，對實現(xiàn)基于橢圓曲線數(shù)字簽名算法所需的算法和技術(shù)進行了剖析和系統(tǒng)設(shè)計。然后，按照層次化、模塊化的設(shè)計思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述語言VHDL作為設(shè)計輸入，對各運算器和控制模塊進行電路設(shè)計；采用Menter公司的ModelSim SE 6.2b工具對之進行功能仿真，以保證底層設(shè)計的正確性。最后，在確保每個模塊的設(shè)計正確的前提下，完成電路的總體設(shè)計，再進行總體設(shè)計的仿真與測試。 本課題對Schnorr數(shù)字簽名算法的改進，實現(xiàn)了比未改進前的Schnorr數(shù)字簽名算法平均節(jié)省三分之一的運行時間。對基于橢圓曲線數(shù)字簽名算法的設(shè)計也獲得了良好的指標(biāo)：產(chǎn)生簽名只需要1ms多的時間，驗證簽名也需要不到3ms。本課題的研究對實現(xiàn)電子交易安全方面有重要的作用，尤其是在密鑰分配、電子貨幣、電子證券、電子商務(wù)和電子政務(wù)等領(lǐng)域都有重要的應(yīng)用價值，其成果具有廣泛的應(yīng)用前景。
標(biāo)簽： 橢圓曲線 密碼體制 數(shù)字簽名算法
上傳時間： 2013-04-24
上傳用戶：獨孤求源
采用現(xiàn)場可編程門陣列(FPGA)可以快速實現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時常常需要數(shù)小時的時間，以至于許多設(shè)計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個基于SRAM的對稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對象，該模型僅需3個適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動的布線算法PathFinder，一種快速的時延驅(qū)動的布線算法VPR430和一種協(xié)商A
上傳時間： 2013-05-18
上傳用戶：ukuk
由于其很強的糾錯性能和適合硬件實現(xiàn)的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經(jīng)廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)。然而隨著航天事業(yè)的發(fā)展，衛(wèi)星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結(jié)合在研項目，在編譯碼算法、編譯碼器的設(shè)計與實現(xiàn)、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究，并進一步介紹了使用VHDL語言和原理圖混合輸入的方式，實現(xiàn)一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程；然后將設(shè)計下載到XILINX的Virtex2 FPGA內(nèi)部進行功能和時序確認，最終在整個數(shù)據(jù)傳輸系統(tǒng)中測試其性能。本文所實現(xiàn)的維特比譯碼器速率達160Mbps，遠遠高于目前國內(nèi)此領(lǐng)域內(nèi)的相關(guān)產(chǎn)品速率。 首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(shù)(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響；針對項目需求，確定卷積編碼器的約束長度、生成多項式格式、碼率和相應(yīng)的維特比譯碼器的回歸長度。 其次，論文介紹了編解碼器的軟、硬件設(shè)計和調(diào)試一根據(jù)已知條件，使用VHDL語言和原理圖混合輸入的方式設(shè)計卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設(shè)計問題，包括編譯碼的基本結(jié)構(gòu)，各個模塊的功能及實現(xiàn)策略，編譯碼器的時序、邏輯綜合等；根據(jù)軟件仿真結(jié)果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設(shè)計。利用卷積碼本身的特點，結(jié)合FPGA內(nèi)部結(jié)構(gòu)，采用并行卷積編碼和譯碼運算，設(shè)計出高速編譯碼器；對軟、硬件分別進行驗證和調(diào)試，并將驗證后的軟件下載到FPGA進行電路級調(diào)試。 最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設(shè)備在整個數(shù)據(jù)傳輸系統(tǒng)中測試其性能(與沒有采用糾錯編碼的數(shù)傳系統(tǒng)進行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進行誤碼率和信噪比測試。
上傳時間： 2013-04-24
上傳用戶：mingaili888
計算機圖形學(xué)中真實感成像包括兩部分內(nèi)容：物體的精確圖形表示；場景中光照效果的適當(dāng)?shù)拿枋觥９庹招Чü獾姆瓷洹⑼该餍浴⒈砻婕y理和陰影。對物體進行投影，然后再可見面上產(chǎn)生自然光照效果，可以實現(xiàn)場景的真實感顯示。光照明模型主要用于物體表面某點處的光強度計算。面繪制算法是通過光照模型中的光強度計算，以確定場景中物體表面的所有投影像素點的光強度。Phong明暗處理算法是生成真實感3D圖像最佳算法之一。但是由于其大量的像素級運算和硬件難度而在實現(xiàn)實時真實感圖形繪制中被Gotuaud明暗處理算法所取代。VLSI技術(shù)的發(fā)展以及對于高真實感實時圖形的需求使得Phong明暗處理算法的實現(xiàn)成為可能。利用泰勒級數(shù)近似的Fast Phong明暗處理算法適合硬件實現(xiàn)。此算法需要存儲大量數(shù)據(jù)的ROM。這增加了實現(xiàn)的難度。 本文完成了以下工作： 1、本文簡述了實時真實感圖形繪制管線，詳細敘述了所用到的光照明模型和明暗處理方法，并對幾種明暗處理方法的效果作了比較，實驗結(jié)果表明Fast Phong明暗處理算法適用于實時真實感圖形繪制。 2、在熟悉Xilinx公司FPGA芯片結(jié)構(gòu)及其開發(fā)流程的基礎(chǔ)上，結(jié)合Xilinx公司提供的FPGA開發(fā)工具ISE 7.1i，仿真工具為ISE simulator，綜合工具為XST；完成了Fast Phong明暗處理模塊的FPGA設(shè)計與實現(xiàn)。綜合得到的電路的最高頻率為54.058MHz。本文的Fast Phong明暗處理硬件模塊適用于實時真實感圖形繪制。 3、本文通過誤差分析，提出了優(yōu)化的查找表結(jié)構(gòu)。通過在FPGA上對本文所提結(jié)構(gòu)進行驗證。結(jié)果表明，本方案在提高速度、精度的同時將ROM的數(shù)據(jù)量從64K*8bit減少至13K*8bit。
上傳時間： 2013-06-21
上傳用戶：ghostparker
目前，H.264是圖像編碼研究領(lǐng)域的一個熱點。它在語言結(jié)構(gòu)、預(yù)測算法、數(shù)據(jù)變換等方面做了很大的改進，在低碼率傳輸、高清晰度顯示及網(wǎng)絡(luò)接入等性能上相比以往標(biāo)準(zhǔn)有了顯著提高，使得H.264在視頻會議、視頻點播、數(shù)字電視和手...
標(biāo)簽： 264 編碼器 幀內(nèi)預(yù)測 法的研究
上傳時間： 2013-05-27
上傳用戶：jjj0202
在軍事通信和民用通信的許多場合，都需要估計無線電信號的方向(DOA)。信號子空間方法是陣列測向方法中非常重要的一類。1979年Schmidt提出的 MUSIC算法是信號子空間方法的基礎(chǔ)，具有高精度和高分辨的性能。但是由于算法的...
上傳時間： 2013-07-17
上傳用戶：王慶才
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
