<strike id="8ca8q"></strike>
7.4 基于IP CORE的BLOCK RAM設計修改稿。
標簽： BLOCK CORE 7.4 RAM
上傳時間： 2013-11-07
上傳用戶：sammi
基于FFT算法的FPGA實現報告
標簽： FPGA FFT 算法 報告
上傳用戶：jiangxiansheng
《基于Xilinx FPGA的OFDM通信系統基帶設計》附帶的代碼
標簽： Xilinx FPGA OFDM 通信系統
上傳時間： 2013-12-21
上傳用戶：王慶才
基于Actel FPGA 的雙端口RAM 設計雙端口RAM 芯片主要應用于高速率、高可靠性、對實時性要求高的場合，如實現DSP與PCI 總線芯片之間的數據交換接口電路等。但普通雙端口RAM 最大的缺點是在兩個CPU發生競爭時，有一方CPU 必須等待，因而降低了訪問效率。IDT 公司推出的專用雙端口RAM 芯片解決了普通雙端口RAM 內部競爭問題，并融合了中斷、旗語、主從功能。它具有存取速度快、功耗低、可完全異步操作、接口電路簡單等優點，但缺點也非常明顯，那就是價格太昂貴。為解決IDT 專用雙端口RAM 芯片的價格過高問題，廣州致遠電子有限公司推出了一種全新的基于Actel FPGA 的雙端口RAM 的解決方案。該方案采用Actel FPGA 實現，不僅具有IDT 專用雙端口RAM 芯片的所有性能特點，更是在價格上得到了很大改善，以A3P060雙端口RAM 為例，在相同容量（2K 字節）下，其價格僅為IDT 專用芯片的六分之一。
標簽： Actel FPGA RAM 雙端口
上傳時間： 2013-10-19
上傳用戶：18165383642
設計工程師通常在FPGA上實現FIFO(先進先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進行自行FIFO設計。本文提供了一種基于信元的FIFO設計方法以供設計者在適當的時候選用。這種方法也適合于不定長包的處理。
標簽： FPGA FIFO 信元 設計方法
上傳時間： 2013-11-05
上傳用戶：ch3ch2oh
基于GAL器件的步進電機控制器的研究與設計 采用GAL控制脈沖分配的邏輯設計 若采用集成電路芯片來實現三相六拍步進電機的 控制,所用器件較多! 電路一般比較復雜# 為了滿足電機 轉速的二分頻! 在同一時鐘頻率控制下! 必須利用一個 3 型觸發器! 通過; 參與組合邏輯來實現# 其邏輯電路 如圖D 所示# ;H 為控制信號!
標簽： GAL 器件 步進電機 控制器
上傳時間： 2013-11-10
上傳用戶：非洲之星
本書主要介紹了基于cpld/fpga的數字通信系統的設計原理與建模方法。從通信系統的組成、eda概述及建模的概念開始（第1～2章），圍繞數字通信系統的vhdl設計與建模兩條主線，講述了常用基本電路的建模與vhdl編程設計（第3章），詳細地介紹了數字通信基帶信號的編譯碼、復接與分接、同步信號提取、數字通信基帶和頻帶收發信系統、偽隨機序列與誤碼檢測等的原理、建模與vhdl編程設計方法（第4～9章）。全書主要是基于cpld/fpga芯片和利用vhdl語言實現對數字通信單元及系統的建模與設計。 全書內容新穎，循序漸進，概念清晰，針對性和應用性強，既可作為高等院校通信與信息專業的高年級本科生教材或研究生的參考書，也可供科研人員及工程技術人員參考。
標簽： CPLD FPGA 數字通信 系統建模
上傳時間： 2014-01-03
上傳用戶：tiantian
基于S7-200的全自動洗衣機
標簽： 200 全自動洗衣機
上傳時間： 2013-11-04
上傳用戶：x18010875091
當前晶閘管投切電容器組（TSC）無功補償裝置在實際工程應用中，采用外三角形連接方式進行頻繁投切時，由于關斷引起的電容殘壓，會導致三相晶閘管不同步導通的問題[1]，嚴重影響了該無功裝置的補償效果，并造成電網系統三相不平衡，給其他設備的正常工作帶來了潛在威脅。針對此種情況，本文進行了原理性推導，并提出一種基于空間矢量的新型晶閘管投切控制策略，選擇性控制三相晶閘管的開通和關斷順序，來達到三相同步導通的目的。最后通過實驗驗證該控制策略是有效可行的。
標簽： 空間矢量 動態 無功補償 裝置
上傳時間： 2013-12-13
上傳用戶：long14578
基于Stellaris M3的無刷直流電機控制系統
標簽： Stellaris 無刷直流電機 控制系統
上傳時間： 2013-11-22
上傳用戶：123312
蟲蟲下載站版權所有 京ICP備2021023401號-1
<cite id="mg8wq"></cite>
