99久久精品费精品国产,成人综合日日夜夜,欧美日韩亚洲精品一区二区三区

基于招撲地圖的AGV智能路徑規(guī)劃技術研究

基于FPGA的H.264變換量化、去方塊濾波研究及設計.rar

H.264/AVC是由國際電信聯(lián)合會的視頻專家組和國際標準化組織的運動圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標準。新標準采用了一些先進算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡親和性，滿足低碼率情況下的高質量視頻的傳輸。 H.264/AVC采用的先進算法包括多模式幀間預測、1/4像素精度預測、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運算，量化可以通過查表和乘法操作就可以完成，避免了反變換的時候失配問題，沒有精度損失；去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應，提高了解碼圖像的外觀。本文主要從算法研究和硬件實現(xiàn)兩方面著手，在算法研究方面設計了一個可視化測試軟件，在硬件實現(xiàn)方面主要對整數(shù)變換、量化和去方塊濾波做了研究和實現(xiàn)。視頻壓縮技術的關鍵在于視頻壓縮算法及其芯片的實現(xiàn)，F(xiàn)PGA可重復使用，設計修改靈活，片內(nèi)資源豐富，具備DSP模塊等優(yōu)勢。在本論文的目標實現(xiàn)部分模塊FPGA的硬件設計，用Verilog完成了關鍵部分的設計。首先簡要介紹了視頻壓縮基本原理，常用視頻壓縮標準及其特性以及國內(nèi)外的研究動態(tài)，并對H.264標準基本檔次所涉及的核心技術進行了詳細介紹，兩種分層結構分別討論。其次在掌握了H.264.算法及編解碼流程的基礎上，設計了基于H.264編解碼的可視化軟件平臺。然后詳細介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設計和實現(xiàn)，并在Altera的軟件和開發(fā)板上進行了仿真驗證；對去方塊濾波算法做了軟件研究測試，并給出了一種改進的硬件整體結構設計。最后，對全文工作進行了總結和對未來研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關文獻，熟悉H.264.標準及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設計。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結構設計。

標簽： FPGA 264 變換

上傳時間： 2013-04-24

上傳用戶：lanjisu111
基于FPGA的高速采樣自適應濾波系統(tǒng)的研究

自適應濾波器的硬件實現(xiàn)一直是自適應信號處理領域研究的熱點。隨著電子技術的發(fā)展，數(shù)字系統(tǒng)功能越來越強大，對器件的響應速度也提出更高的要求。本文針對用通用DSP 芯片實現(xiàn)的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現(xiàn)的自適應濾波器開發(fā)效率低的缺點，提出了一種基于DSP Builder系統(tǒng)建模的設計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應濾波器的點M文件，改變自適應參數(shù)，進行了一系列的仿真，對算法迭代步長、濾波器的階數(shù)與收斂速度和濾波精度進行了研究，得出了最佳自適應參數(shù)，即迭代步長μ=0.0057，濾波器階數(shù)m=8，為硬件實現(xiàn)提供了參考。然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型，結合多種EDA工具，在EPFlOKl00EQC208-1器件上設計出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數(shù)據(jù)處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多，開發(fā)效率和器件性能都得到了大大地提高，這種全新的設計理念與設計方法是EDA技術的前沿與發(fā)展方向。最后，采用異步FIFO技術，設計了高速采樣自適應濾波系統(tǒng)，完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統(tǒng)硬件實現(xiàn)的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。

標簽： FPGA 高速采樣自適應濾波

上傳時間： 2013-06-01

上傳用戶：ynwbosss
基于ARM和USB2.0的瞬變電磁數(shù)據(jù)采集系統(tǒng)的研究與設計

瞬變電磁法作為一種重要的地球物理探測方法，由于它在時間和空間上的可分性，使得這種方法簡單易行，信息豐富，精度較高，低成本，見效快，從而在礦藏勘探、鉆井和海洋勘探等領域得到了廣泛的應用。隨著接收儀器的數(shù)字化和智能化，發(fā)射功率的增大，數(shù)字模型計算正反演的應用，解釋水平的提高，瞬變電磁法可解決的地質問題不斷擴大，幾乎涉及了物探工作的各個領域：礦產(chǎn)勘探，構造探測，水文與工程、地質調(diào)查，環(huán)境調(diào)查與監(jiān)測以及考古等。近年來，在找水、市政工程、土壤鹽堿化和污染調(diào)查、淺層石油構造填圖，以及礦井突水預測等領域都取得了良好效果。瞬變電磁法探測系統(tǒng)包括發(fā)射機和接收機兩部分。接收機用作在噪聲中提取由發(fā)射機發(fā)射的一次場信號在地下導體中感應出的二次場信息，其信息反映了地下導體的電阻率差異，通過對該信息數(shù)據(jù)的處理了解探測目標的特性從而達到探測的目的。瞬變電磁信號具有早期信號幅度大、衰減快，而中晚期信號幅度小、衰減慢的大動態(tài)范圍的特點。因此，必須設計出能適應這種瞬時變化快、動態(tài)范圍大數(shù)據(jù)信號要求的高性能數(shù)據(jù)采集系統(tǒng)。同時，瞬變電磁探測系統(tǒng)的工作環(huán)境大都是在野外，因此，為適應野外工作的需要，數(shù)據(jù)采集卡尤其要有較低的功耗。本論文在總結其他數(shù)據(jù)采集系統(tǒng)設計的基礎上，提高采樣速率和采樣精度、采用分段放大技術避免放大飽和和實現(xiàn)對小信號的有效識別、改用ARM作為核心處理器實現(xiàn)對接收機的有效控制、改進USB2.0的實際傳輸速度、改用自適應濾波法等噪聲抑制方法組合實現(xiàn)抗干擾和噪聲濾除設計，成功設計和實現(xiàn)了一套基于ARM和USB2.0的瞬變電磁數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)具有高性能，低功耗，抗干擾能力強，低成本的特點，已成功應用于瞬變電磁探測實踐，并取得良好效果，極大的滿足了瞬變電磁探測系統(tǒng)的需要。同時，該系統(tǒng)對于其他數(shù)據(jù)采集系統(tǒng)的設計具有一定的借鑒意義。

標簽： ARM 2.0 USB 瞬變電磁

上傳時間： 2013-06-21

上傳用戶：txfyddz
基于反射式光電傳感器的直流電機測速及控制系統(tǒng)

闡述了一種基于反射式光電傳感器的直流電機測速及控制系統(tǒng)K該系統(tǒng)可適用于無法采用旋轉編碼器和測速電機進行直流電機測速與控制的場合L 文中采用斯密特觸發(fā)器、異或門、D 觸發(fā)器以及可逆計數(shù)器設計了可用于脈沖

標簽： 反射式光電傳感器直流電機測速

上傳時間： 2013-05-17

上傳用戶：busterman
基于ARM的高級數(shù)據(jù)鏈路控制規(guī)程研究

高級數(shù)據(jù)鏈路控制規(guī)程，是由ISO開發(fā)，面向比特的數(shù)據(jù)鏈路層協(xié)議，具有差錯檢測功能強大、高效和同步傳輸?shù)牡忍攸c，是通信領域中應用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高，ARM處理器上的高級數(shù)據(jù)鏈路控制器外設，幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制，將具有成本低廉、靈活性好、便于擴展為操作系統(tǒng)下的應用程序等優(yōu)點。本文在這一背景下，提出了在ARM下實現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑崿F(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。本文以嵌入式的高速發(fā)展為背景，對基于ARM核微處理器的鏈路層通信規(guī)程進行研究，闡述了HDLC幀的結構、特點和工作原理，提出了在ARM芯片上實現(xiàn)HDLC規(guī)程的兩種方法，同時給出其設計方案、關鍵代碼和調(diào)試方法。其中，重點對無操作系統(tǒng)時中斷模式下，以及基于操作系統(tǒng)時ARM芯片上實現(xiàn)HDLC規(guī)程的方法進行了探討設計。

標簽： ARM 高級數(shù)據(jù)鏈路控制規(guī)程

上傳時間： 2013-08-04

上傳用戶：時代將軍
一種基于單片機和SA4828芯片的變頻變壓電源

一種基于單片機和SA4828芯片的變頻變壓電源:摘要：介紹了一種三相變頻變壓電源的設計方法。電源采用單片機和SPWM發(fā)生器SA4828專用芯片控制，使得控制系統(tǒng)簡單可靠，使用靈活，適用性強，具有

標簽： 4828 SA 單片機芯片

上傳時間： 2013-07-26

上傳用戶：66666
基于ARMLinux嵌入式系統(tǒng)RedBoot的設計與應用

嵌入式系統(tǒng)的開發(fā)與研究已經(jīng)成為當前的一個熱點，Linux由于其獨有的優(yōu)勢成為很多廠家開發(fā)嵌入式應用的系統(tǒng)，而ARM作為一種高性能、低成本的嵌入式RISC微處理器，已成為應用最廣泛的嵌入式處理器。而引導裝載程序Bootloader作為嵌入式系統(tǒng)設計的關鍵之一，針對不同嵌入式處理器開發(fā)相應的引導裝載程序也變的越來越重要。本文主要圍繞著嵌入式Linux系統(tǒng)中使用比較廣泛的一種Bootloader即RedBoot的建立展開討論，詳細論述了在嵌入式Linux操作系統(tǒng)開發(fā)領域里所做的研究和實踐。首先由設計完成的RedBoot方案應用在醫(yī)療儀器上的測試結果引入，開始介紹了Bootloader系統(tǒng)的概念，分析了目前嵌入式系統(tǒng)中開放源碼的Bootloader，選擇RedBoot作為文中使用的EW—AM9302開發(fā)平臺引導裝載程序，并詳細敘述引導過程，重點分析了基于網(wǎng)絡啟動的RedBoot，這是許多帶有網(wǎng)卡設備的嵌入式產(chǎn)品開發(fā)中常用的一種Bootloader方案。最后，詳述如何設計完成擁有在線自動升級方式的RedBoot，其具有下載速度快，操作簡易性，功能更加完善，并將該RedBoot系統(tǒng)應用于基于EW—AM9302開發(fā)平臺的醫(yī)療器械開發(fā)和設計中，主要以ARM架構為基礎，完成該RedBoot在ARM9上的移植。根據(jù)測試結果，本方案的RedBoot完全達到開發(fā)標準，為嵌入式產(chǎn)品的開發(fā)提供了有效的手段。

標簽： ARMLinux RedBoot 嵌入式系統(tǒng)

上傳時間： 2013-05-30

上傳用戶：qulele
基于FPGA和DSP技術的二次雷達應答處理器

該論文介紹二次雷達的基本概念、發(fā)展歷史、工作流程和運作機理以及單脈沖二次雷達的系統(tǒng)原理,并且對傳統(tǒng)的單脈沖二次雷達應答信號處理器的硬件結構進行改進,提出一種全新的應答處理器硬件結構,即FPGA+DSP的混合結構.這種硬件結構的特點是結構靈活,有較強的通用性.該論文圍繞FPGA+DSP這種數(shù)字信號處理的硬件結構,闡述了它在單脈沖二次雷達應答數(shù)字信號處理器中的應用,使用VHDL語言設計FPGA程序,并且給出主要模塊的仿真結果.FPGA主要完成距離計數(shù)、方位計數(shù)、脈沖分解、產(chǎn)生應答數(shù)據(jù)送給DSP、與PC104交換報表等功能.長時間的成功試驗表明,基于FPGA和DSP技術的二次雷達應答信號處理器在3毫秒內(nèi)可以同時處理四個重疊應答,計算所接收的每一個脈沖的到達方向,得到真實脈沖并且給出脈沖置信度.系統(tǒng)達到了預期的目的.該課題的另外一個重要意義是對傳統(tǒng)的二次監(jiān)視雷達應答信號處理器進行了改進,使單脈沖二次雷達系統(tǒng)的應答處理能力在可靠性、穩(wěn)定性和系統(tǒng)精度三個方面有質的飛躍.

標簽： FPGA DSP 二次雷達處理器

上傳時間： 2013-04-24

上傳用戶：gokk
基于西門子PLC設計的自動售貨機系統(tǒng).doc

基于西門子PLC設計的自動售貨機系統(tǒng).doc

標簽： PLC 西門子自動售貨機

上傳時間： 2013-04-24

上傳用戶：270189020
基于ARM核嵌入式系統(tǒng)的AES算法優(yōu)化

本文從AES的算法原理和基于ARM核嵌入式系統(tǒng)的開發(fā)著手，研究了AES算法的設計原則、數(shù)學知識、整體結構、算法描述以及AES存住的優(yōu)點利局限性。針對ARM核的體系結構及特點，對AES算法進行了優(yōu)化設計，提出了從AES算法本身和其結構兩個方面進行優(yōu)化的方法，在算法本身優(yōu)化方面是把加密模塊中的字節(jié)替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環(huán)移位、乘和異或運算。在算法結構優(yōu)化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數(shù)據(jù)進行了并行輸入并行輸出的優(yōu)化設計；在密鑰擴展上的優(yōu)化設計是采用內(nèi)部擴展，即在進行每一輪的運算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴展與加/解密運算并行執(zhí)行；加密和解密優(yōu)化設計是將輪函數(shù)查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節(jié)省硬件資源，在解密過程中采用了與加密相一致的過程順序。根據(jù)上述的優(yōu)化設計，基于ARM核嵌入式系統(tǒng)的ADS開發(fā)環(huán)境，提出了AES實現(xiàn)的軟硬件方案、AES加密模塊和解密模塊的實現(xiàn)方案以及測試方案，總結了基于ARM下的高效編程技巧及混合接口規(guī)則，在集成開發(fā)環(huán)境下對算法進行了實現(xiàn)，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果，并得劍了正確驗證。在性能測試的過程中應用編譯器的優(yōu)化選項和其它優(yōu)化技巧優(yōu)化了算法，使算法具有較高的加密速度。

標簽： ARM AES 嵌入式系統(tǒng) 算法優(yōu)化

上傳時間： 2013-04-24

上傳用戶：liansi