隨著半導體制造技術不斷的進步，SOC(System On a Chip)是未來IC產業技術研究關注的重點。由于SOC設計的日趨復雜化，芯片的面積增大，芯片功能復雜程度增大，其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經成為整個設計中最大的瓶頸。 使用FPGA系統對ASIC設計進行功能驗證，就是利用FPGA器件實現用戶待驗證的IC設計。利用測試向量或通過真實目標系統產生激勵，驗證和測試芯片的邏輯功能。通過使用FPGA系統，可在ASIC設計的早期，驗證芯片設計功能，支持硬件、軟件及整個系統的并行開發，并能檢查硬件和軟件兼容性，同時還可在目標系統中同時測試系統中運行的實際軟件。FPGA仿真的突出優點是速度快，能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數據，而FPGA作為硬件系統，突出優點是速度快，實時性好。可以將SOC軟件調試系統的開發和ASIC的開發同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數據鏈路，并采用定制的JTAG邏輯產生測試向量，通過JTAG控制SOC目標系統，達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時，該驗證平臺還可以支持SOC目標系統后續軟件的開發和調試。 本文介紹了芯片驗證系統，包括系統的性能、組成、功能以及系統的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗證系統的硬件平臺，提出了驗證系統的總體設計方案，重點對驗證系統的數據鏈路的實現進行了闡述；詳細研究了嵌入式軟核處理器NIOS II系統，并將定制的JTAG邏輯與處理器NIOS II相結合，構建出調試與驗證數據鏈路；根據芯片驗證的要求，設計出軟核處理器NIOS II系統與PC建立數據鏈路的軟件系統，并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術，完成對國產某型DSP芯片的驗證與測試，研究如何構建一種通用的SOC芯片驗證平臺，解決SOC驗證系統的可重用性和驗證數據發送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統在芯片驗證與測試應用研究領域，有較高的理論和實踐研究價值。
上傳時間： 2013-05-25
上傳用戶：ccsp11
隨著交通工具的迅猛發展，智能交通系統(Intelligent TransportationSystems，簡稱ITS)在交通管理中受到廣泛的關注。而在ITS中，車牌識別(LicensePlate Recognition，簡稱LPR)是其核心技術。車牌識別系統主要由數據采集和車牌識別算法兩個部分組成。由于車牌清晰程度、攝像機性能、氣候條件等因素的影響，牌照中的字符可能出現不清楚、扭曲、缺損或污跡干擾，這都給識別造成一定難度。因此，在復雜背景中快速準確地進行車牌定位成為車牌識別系統的難點。 本文研究和設計了一種集圖象采集，圖象識別，圖象傳輸等于一體的實時嵌入式系統。該平臺包括硬件系統設計與應用程序開發兩個方面，充分利用TI公司的C6000系列DSP強大的并行運算能力、以及FPGA的靈活時序邏輯控制技術，從硬件方面實現系統的高速運行。 本文的主要工作有兩部分組成，具體如下： (1) 在硬件設計方面：實現由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識別系統；設計并完成系統的原理圖和印制板圖；完成電路板調試，以及完成FPGA．在高速圖像采集中的veriIog應用程序開發。 (2) 在軟件開發方面：完成Philips公司的SAA7113H的配置代碼開發，以及DSP底層的部分驅動程序開發。 該系統能夠實現25幀每秒的數字視頻流圖像數據的輸出，并由FPGA負責完成一幅720×572數據量的圖像采集。DSP負責系統的嵌入式操作，包括系統的控制和車牌識別算法的實現。 目前，嵌入式車牌識別系統硬件平臺已經搭建成功，系統軟件代碼程序也已經開發完成。本系統能夠實現高速圖像采集、嵌入式操作與車牌識別算法、UART數據通信等功能，具有速度快、穩定性高、體積小、功耗低等特點，為車牌識別算法提供一個較好的驗證平臺。
上傳時間： 2013-04-24
上傳用戶：yangbo69
永磁無刷直流電動機是一種性能優越、應用前景廣闊的電動機,傳統的理論分析及設計方法已比較成熟,它的進一步推廣應用,在很大程度上有賴于對控制策略的研究.該文提出了一套基于DSP的全數字無刷直流電動機模糊神經網絡雙模控制系統,將模糊控制和神經網絡分別引入到無刷直流電動機的控制中來.充分利用模糊控制對參數變化不敏感,能夠提高系統的快速性的特點,構造適用于調節較大速度偏差的模糊調節器,加快系統的調節速度;由于神經網絡既具有非線性映射的能力,可逼近任何線性和非線性模型,又具有自學習、自收斂性,對被控對象無須精確建模,對參數變化有較強的魯棒性的特點,構造三層BP神經網絡調節器,來實現消除穩態偏差的精確控制.以速度偏差率為判斷依據,實現模糊和神經網絡兩種控制模式的切換,使系統在不同速度偏差段快速調整、平滑運行.此外充分利用系統硬件構成的特點,采用適當的PWM輸出切換策略,最大限度的抑制逆變橋換相死區;通過換相瞬時轉矩公式推導和分析,得出在換相過程中保持導通相功率器件為恒通,即令PWM輸出占空比D=1,來抑制定子電感對換相電流影響的控制策略.上述抑制換相死區和采用恒通電壓的控制方法,減小了換相引起的轉矩波動,使系統電流保持平滑、轉矩脈動大幅度減小、系統響應更快、并具有較強的魯棒性和實時性.在這種設計下,系統不僅能實現更精確的定位和更準確的速度調節,而且可以使無刷直流電動機長期工作在低速、大轉矩、頻繁起動的狀態下.該文選用TMS320LF2407作為微控制器,將系統的參數自調整模糊控制算法,BP神經網絡控制算法以及PWM輸出,轉子位置、速度、相電流檢測計算等功能模塊編程存儲于DSP的E2PROM,實現了對無刷直流電動機的全數字實時控制,并得到了良好的實驗結果的結果.
上傳時間： 2013-06-01
上傳用戶：zl123!@#
隨著通信產業的發展，尤其是今年3G牌照的發放，視頻業務在移動多媒體方面將會有更加重要的地位，所以在移動終端上實現支持高效視頻編碼標準的解碼功能就成為一項非常有實際意義的工作。 H．264作為新一代的高壓縮率的視頻標準，憑借其較高的壓縮率和優秀圖像質量，使得H．264只要利用較小的空間就能存儲更多的視頻數據，在更低的網絡帶寬條件下提供更優質量的視頻。然而高度的壓縮必然付出較高的硬件代價。如何能完成視頻良好解碼并能節約硬件資源成為研究熱點。 考慮到H．264視頻編解碼的計算復雜度，在硬件選擇上一般比較注重高性能處理器的選擇。計算目前主流的實現方式包括ASIC的專用集成芯片實現或者是DSP的軟件實現。ARM處理器伴隨技術的進步，尤其是對支持數字信號處理的功能加強后，在視頻編解碼領域的應用也越來越廣泛。 本文以WindowsCE5．0和S3C2440A嵌入式平臺作為H．264解碼器的載體，研究的代碼版本是t264-src-0．14，主要進行了以下幾個方面的工作： 研究了H．264視頻壓縮標準和它的體系結構，尤其是對解碼器部分進行了硬件要求的分析。 深入研究了WINCE5．0和ARM結合的平臺特性，根據實際的硬件平臺需要，定制了相應的操作系統。 完成了基于T264代碼的解碼庫在WINCE5．0下的移植，并進行了相應的代碼和算法的優化并完成了基于WINCE5．0操作系統下播放程序的編寫。 通過實驗數據證明，在基于單核的ARM芯片中，主要靠軟件進行QCIF格式的H．264視頻解碼從而獲得良好播放效果的方法是有效的。
上傳時間： 2013-07-24
上傳用戶：myworkpost
軌道電路是列車運行實現自動控制和遠程控制的基礎設備之一，鐵路信號系統是保證運輸安全的基礎設施，是實現鐵路統一指揮調度，保證列車運行安全、提高運輸效率和質量的關鍵技術設備，也是鐵路信息化的重要技術領域。 基于ARM與DSP的鐵路信號測試儀主要作用是及時測試鐵路信號狀況，反映鐵路運行的情況。開發此套系統是集測試25Hz相敏軌道電路的電壓自動記錄儀以及相位差監測儀、ZPW-2000A的載頻與低頻測試功能于一體，是性價比較高、功能齊全的監測管理系統，它發揮了ARM控制性好與DSP計算速度快的優勢，實現了互補。由于采用的主要是集成芯片，所以體積小，重量輕，功耗低和便于攜帶，便于現場檢測。在滿足要求的前提下，為降低開發成本提高可靠性，CPU采用LPC2210的ARM7芯片。為使測試儀直觀、操作簡便，系統提供了良好的人機界面，包括顯示，按鍵操作等。 論文對FFT以及相關算法進行了分析和Matlab仿真；論文中給出了時鐘電路、LCD電路、數據存儲器Flash、JTAG等各功能模塊的設計原理，完成了硬件電路設計；系統軟件設計遵循模塊化、自頂向下的設計思路。在軟件設計方面，首先采用的是傳統主循環控制方法，功能上主要實現了A/D采樣程序、LCD顯示程序、數據存儲程序等的設計，對兩路25Hz信號電壓相位差的計算，其誤差不人于1度。為了改善系統性能提高系統的實時性，系統中引入實時操作系統μC/OS-Ⅱ，也有利于代碼移植及系統功能擴展。
上傳時間： 2013-04-24
上傳用戶：隱界最新
基于小波變換和神經網絡理論,對非穩定、大信噪比(SNR)變化的通信信號進行有效的特征提取和分類,實現了通信信號調制方式的分類識別.首先,采用基于多分辨分析框架的Mallat快速算法提取離散細節作為特征采,實驗得出db3小波非常適合作為特征提取小波,用小波變換大大壓縮了通信信號特征矢量,提取的信號特征矢量64點;然后依據神經網絡理論,分別采用BP網絡作為分類器對通信信號調制識別分類.從計算機模擬實驗結果可知,該方法能很好地完成通信信號調制識別分類任務,使識別正確率得到了明顯改善,同時降低了識別分類過程的復雜度,并且為通信信號調制識別的DSP實現提供了快速計算的理論基礎.其次,介紹了TMS320LF2407 DSP和FPGA的結構原理,并在此基礎上設計了數字信號處理板和制作調試電路板.最后,用匯編和C語言編制A/D程序、串口通信程序和應用程序,并在信號處理板上調試和運行.
上傳時間： 2013-07-23
上傳用戶：731140412
隨著計算機與信息技術的發展，生物特征識別技術受到了廣泛的關注。指紋識別是生物特征識別中的一項重要內容，一直以來是國內外的研究熱點。 嵌入式自動指紋識別是指指紋識別技術在嵌入式系統上的應用。傳統的嵌入式自動指紋識別系統多采用單片DSP或MIPS處理器來完成算法，由于DSP或MIPS處理器只能根據程序順序執行，在指紋匹配過程中只能和整個庫中的指紋進行一一匹配，因此這類系統在處理較大指紋庫時下匹配時間相當長。為了克服這個缺點，本文構建了浮點DSP和FPGA協同處理構架的硬件平臺，充分利用DSP在計算上的精確度和FPGA并行處理的特點，由DSP和FPGA共同處理匹配算法。 本文的主要工作如下： 1．設計了一個硬件系統，包括DSP處理器、FPGA、指紋傳感器、人機交互接口和USB1.1接口。同時，還設計了各硬件模塊的驅動程序，為應用程序提供控制接口。由于系統中DSP工作頻率為300MHz，其中某些器件的工作頻率達到了100MHz，因此本文還給出了一些信號完整性分析和PCB設計經驗。 2．編寫了Verilog程序，在FPGA中實現了9路指紋的并行匹配。由于FPGA本身的局限性，實現原有匹配算法有很大困難。在簡化原有匹配算法的基礎上本文提出了便于FPGA實現“粗匹配”算法。此外，還設計了用于和DSP通信的接口模塊設計。 3．完成了系統應用程序設計。在使用uC/OS-Ⅱ實時操作系統的基礎上設計了各系統任務，通過調用驅動程序控制和協調各硬件模塊，實現了自動指紋識別功能。為了便于存放指紋特征信息，設計了指紋庫數據結構，實現了指紋庫添加、刪除、編輯的功能。 最終，本系統實現了高效、快速的進行指紋識別，各模塊工作穩定。同時，模塊化的軟硬件設計使本系統便于進行二次開發，快速應用于各種場合。
上傳時間： 2013-06-05
上傳用戶：guanliya
進入20世紀90年代后，隨著全球信息化、智能化、網絡化的發展，嵌入式系統技術獲得了前所未有的發展空間。 嵌入式系統的最大特點之_是其所具有的目的性或針對性，即每一套嵌入式系統的開發設計都有其特殊的應用場合與特定功能，這也是嵌入式系統與通剛的計算機系統最主要的區別。由于嵌入式系統是為特定的目的而設計的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應用系統硬件上和軟件上的靈活性，就可以用最低的成本，最少的時間，快速的完成功能的轉換。 本課題的目的在于提出并設計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴展功能嵌入式系統平臺，并完成了系統的硬件設計和PCI(Peripheral Component Interconnect)橋的固件設計。設計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發了系統的硬件部分。在整個硬件開發環節中，充分采用高速PCB(Printed Circuit Board)的設計原則，并進行全面的電路仿真試驗，保證了硬件系統的高度可靠性。本系統承襲了ARM7系列處理器高性能、低功耗、低成本的優點，并充分考慮到用戶的需要，擴展了多種常用的外部設備接口以及藍牙無線接口等，為將米各種可能的應用提供了完善的硬件基礎。概括總結起來本文具體工作如下： 1．完全自主設計了具有高擴展性的基于LPC2292嵌入式處理器的嵌入式系統應用開發平臺。基于該硬件平臺，可以實現許多基于ARM架構處理器的嵌入式應剛而無需對硬什系統作出大的改變，如多協議轉換器、CAN(Control Area Network)總線網關、以太網關、各種工業控制應用等。并在具體的設計實踐中，總結出了嵌入式系統硬件平臺的設計原則及設計方法。 2．完成了基于CPLD的PCI橋接芯片的同什設計，在ARM硬件平臺上成功擴展了PCI設備，成功解決了ARM處理器和PCI從設備之間通訊的問題。 3．完成了對所開發的嵌入式系統硬件平臺的測試工作，完成了基于AT89C51的PCI測試卡軟硬件設計。基于此測試卡，可以實現對系統中的PCI通訊功能進行有效測試，以保證整個硬件系統正常、高效、穩定地運行。本系統的設計完成，使其可以作為嵌入式應用的二次開發或實驗平臺，用于工業產品開發及高校相關專業的實踐教學。
上傳時間： 2013-05-22
上傳用戶：sztfjm
·摘要： MP3編碼標準壓縮率高,壓縮質量好,是被廣為應用的音頻壓縮格式.介紹了一種基于定點DSP的MP3編解碼系統的設計與實現,系統采用了高性能的DSP和靈活的模擬音頻接口,通過對MP3的編解碼算法和DSP編程的改進與優化,實現了實時編解碼過程.
上傳時間： 2013-05-16
上傳用戶：ligong
· 摘要： 本文根據交流電量以及DSP的特點,提出了基于TMS320LF2407的交流全電量采樣和計算方法,設計了采樣與監控系統的軟硬件,實現了實時、準確處理,在實際系統中得到很好應用.
上傳時間： 2013-07-13
上傳用戶：jennyzai
