本文從AES的算法原理和基于ARM核嵌入式系統的開發著手，研究了AES算法的設計原則、數學知識、整體結構、算法描述以及AES存住的優點利局限性。 針對ARM核的體系結構及特點，對AES算法進行了優化設計，提出了從AES算法本身和其結構兩個方面進行優化的方法，在算法本身優化方面是把加密模塊中的字節替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環移位、乘和異或運算。在算法結構優化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數據進行了并行輸入并行輸出的優化設計；在密鑰擴展上的優化設計是采用內部擴展，即在進行每一輪的運算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴展與加/解密運算并行執行；加密和解密優化設計是將輪函數查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節省硬件資源，在解密過程中采用了與加密相一致的過程順序。 根據上述的優化設計，基于ARM核嵌入式系統的ADS開發環境，提出了AES實現的軟硬件方案、AES加密模塊和解密模塊的實現方案以及測試方案，總結了基于ARM下的高效編程技巧及混合接口規則，在集成開發環境下對算法進行了實現，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果，并得劍了正確驗證。在性能測試的過程中應用編譯器的優化選項和其它優化技巧優化了算法，使算法具有較高的加密速度。
上傳時間： 2013-04-24
上傳用戶：liansi
隨著信息技術和電子技術的進步和日益成熟，計算機數據采集技術得到了廣泛應用。由于ISA數據采集卡的固有缺陷，PCI接口的數據采集卡將逐漸取代ISA數據采集卡，成為數據采集的主流。為了簡化PCI數據采集卡結構，提高數據采集可靠性，本文研究并開發了一種基于FPGA的PCI結構的數據采集卡系統。 論文對PCI對目標設備數據采集卡實現的原理和方法進行了深入研究，設計了基于FPGA的PCI數據采集卡的硬件電路，通過在FPGA中嵌入了PCI目標設備的IP核與用戶邏輯部分，構成了SOPC系統。使用Verilog硬件描述語言設計并實現了FPGA內部采集數據管理、數據管理寄存器和FIFO數據緩沖隊列等模塊電路。利用ModelSim對PCI系統進行了仿真。完成了系統硬件電路PCB板的設計，最終制作了PCI數據采集卡。 論文針對PCI結構的數據采集卡系統軟件需求，研究了WDM設備驅動軟件、Windows環境的簡易虛擬示波器以及簡易虛擬邏輯儀實現原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺，開發了WDM設備驅動程序。實現了Windows環境的簡易虛擬示波器，和簡易虛擬邏輯儀。系統測試結果表明該系統設計正確，系統運行穩定，功能和指標達到了設計要求。
上傳時間： 2013-07-22
上傳用戶：z754970244
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-06-09
上傳用戶：lh25584
基于labview的攝像頭圖像采集系統
上傳時間： 2013-04-24
上傳用戶：xiaodu1124
基于FPGA和USB 2.0的視頻圖像采集系統的設計
上傳時間： 2013-06-09
上傳用戶：csgcd001
隨著現場可編程門陣列(FPGA)在工業中的廣泛應用，使得基于FPGA數字信號處理的實現在雷達信號處理中有著重要地位。模型化設計是一種自頂向下的面向FPGA的快速原型驗證法，它不僅降低了FPGA設計門檻，而且縮短了開發周期，提高了設計效率。這使得FPGA模型化設計成為了FPGA系統設計的發展趨勢。本文針對常見雷達信號處理模塊的FPGA模型化實現，在以下幾個方面展開研究：首先對基于FPGA的模型化設計方法進行了研究，給出了模型化設計方法的發展現狀和趨勢，并對本文中使用的模型化設計方法的軟件工具System Generator和AccelDSP進行了介紹。其次使用這兩種軟件工具對FIR濾波器進行了模型化設計并同RTL(寄存器傳輸級)設計方法進行對比，全面分析了模型化設計方法和RTL設計方法的優缺點。然后在簡明闡述雷達信號處理原理的基礎上，使用System Generator對數字下變頻(DDC)、脈沖壓縮、動目標顯示(MTI)及恒虛警(CFAR)處理等雷達信號處理模塊進行了自頂向下的模型化設計。在Simulink中進行了功能仿真驗證，生成了HDL代碼，并在Xilinx FPGA中進行了RTL的時序仿真分析。關鍵詞：雷達信號處理 FPGA 模型化設計 System Generator AccelDSP
上傳時間： 2013-07-25
上傳用戶：zhangsan123
·基于TMS320C5402芯片DSK平臺的諧波測量與分析
上傳時間： 2013-06-17
上傳用戶：gundamwzc
·基于Opencv與VC環境的視頻采集圖像濾波與角點檢測運動跟蹤
上傳時間： 2013-04-24
上傳用戶：gengxiaochao
基于FPGA數字頻率計的實現，文中有所有的源代碼，僅供參考。
上傳時間： 2013-08-05
上傳用戶：13736136189
基于FPGA流水線CPU控制器的設計與實現：在FPGA上設計并實現了一種具有MIPS風格的CPU硬布線控制器。
上傳時間： 2013-08-06
上傳用戶：qw12
