<strike id="mkasa"></strike>
基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計
標(biāo)簽： FPGA 數(shù)字濾波 系統(tǒng)設(shè)計
上傳時間： 2015-01-01
上傳用戶：fudong911
很有用的一篇基于FPGA的視頻圖像處理系統(tǒng)的論文
標(biāo)簽： FPGA 視頻圖像 處理系統(tǒng)
上傳用戶：ukuk
提出一種基于FPGA的實時視頻信號處理平臺的設(shè)計方法，該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設(shè)計使用Verilog HDL語言實現(xiàn)，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。
標(biāo)簽： FPGA 實時視頻 信號處理平臺
上傳用戶：shizhanincc
為了實現(xiàn)對非相干雷達的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設(shè)計了一種基于FPGA的DSU硬件實現(xiàn)方法。實驗結(jié)果表明基于FPGA的DSU方法可以提高程序的執(zhí)行效率和系統(tǒng)的實時性，可實現(xiàn)非相參雷達的相參化功能。
標(biāo)簽： FPGA 數(shù)字穩(wěn)定校正
上傳時間： 2013-11-23
上傳用戶：shengyj12345
基于FPGA的FFT算法實現(xiàn)
標(biāo)簽： FPGA FFT 算法
上傳時間： 2013-11-06
上傳用戶：LP06
基于FPGA的循環(huán)冗余校驗算法實現(xiàn)
標(biāo)簽： FPGA 循環(huán)冗余 校驗算法
上傳時間： 2013-10-09
上傳用戶：黃蛋的蛋黃
基于FPGA的FIR數(shù)字濾波器算法實現(xiàn)
標(biāo)簽： FPGA FIR 數(shù)字濾波器 算法
上傳時間： 2015-01-02
上傳用戶：Shaikh
在軟件無線電數(shù)字接收機中，從AD前端采集過來的數(shù)字信號頻率高達72 MHz，如此高的頻率使得后端DSP不能直接完成相關(guān)的數(shù)字信號處理任務(wù)。因此合理的設(shè)計基于FPGA的DDC，以降低數(shù)字信號頻率，方便后端DSP實時完成相關(guān)的數(shù)字信號處理任務(wù)就顯得尤為重要。在很多數(shù)字信號處理系統(tǒng)中，數(shù)字信號頻率是非常高的，而后端數(shù)字信號處理器件幾乎不能滿足系統(tǒng)的實時性要求，此時通過合理的設(shè)計DDC就可以解決上述問題。
標(biāo)簽： FPGA DDC 仿真
上傳時間： 2013-11-20
上傳用戶：520
基于FPGA的傳統(tǒng)DDS方法優(yōu)化設(shè)計
標(biāo)簽： FPGA DDS 優(yōu)化設(shè)計
上傳時間： 2013-11-09
上傳用戶：ydd3625
用VerilogHDL實現(xiàn)基于FPGA的通用分頻器的設(shè)計
標(biāo)簽： VerilogHDL FPGA 分頻器
上傳用戶：oooool
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
