久久久蜜臀国产一区二区,综合婷婷亚洲小说,国产乱肥老妇国产一区二

基于FPGA的超聲波測距系統

基于FPGA的OQPSK調制解調器設計與實現.rar

偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調制技術是一種恒包絡調制技術，具有頻譜利用率高、頻譜特性好等特點，廣泛應用于衛星通信和移動通信領域。論文以某型偵收設備中OQPSK解調器的全數字化為研究背景，設計并實現了基于FPGA的全數字OQPSK調制解調器，其中調制器主要用于仿真未知信號，作為測試信號源。論文研究了全數字OQPSK調制解調的基本算法，包括成形濾波器、NCO模型、載波恢復、定時恢復等；完成了整個調制解調算法的MATLAB仿真。在此基礎上，采用VHDL硬件描述語言在Xilinx公司ISE7.1開發環境下設計并實現了各個算法模塊，并在硬件平臺上加以實現。通過實際現場測試，實現了對所偵收信號的正確解調。論文還實現了解調器的百兆以太網接口，使得系統可以方便地將解調數據發送給計算機進行后續處理。

標簽： OQPSK FPGA 調制

上傳時間： 2013-06-30

上傳用戶：Miyuki
基于FPGA的圖像壓縮系統的設計與實現.rar

隨著信息技術和計算機技術的飛速發展，數字信號處理已經逐漸發展成一門關鍵的技術科學。圖像處理作為一種重要的現代技術，己經在通信、航空航天、遙感遙測、生物醫學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現技術對相關領域的發展具有深遠意義。另外，現場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合，大大變革了電子系統的設計方法，加速了系統的設計進程，為圖像壓縮系統的實現提供了硬件支持和軟件保障。本文主要包括以下幾個方面的內容： (1)結合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統的測試平臺，對實現的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。

標簽： FPGA 圖像壓縮系統

上傳時間： 2013-04-24

上傳用戶：a3318966
基于FPGA的圖像處理算法的研究與硬件設計.rar

隨著微電子技術的高速發展，實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數據的理想選擇，基于FPGA的圖像處理專用芯片的研究將成為信息產業的新熱點。本文以FPGA為平臺，使用VHDL硬件描述語言設計并實現了中值濾波、順序濾波、數學形態學、卷積運算和高斯濾波等圖像處理算法。在設計過程中，通過改進算法和優化結構，在合理地利用硬件資源的條件下，有效地挖掘出算法內在的并行性，采用流水線結構優化算法，提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設計中，本文提出了一種快速中值濾波算法，該算法大大節省了硬件資源，處理速度也很快。在數學形態學算法的硬件實現中，本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率，適應了流水線設計的要求，提高了圖像處理速度。整個設計及各個模塊都在Altera公司的開發環境QuartusⅡ以及第三方仿真軟件Modelsim上進行了邏輯綜合以及仿真。綜合和仿真的結果表明，使用FPGA硬件處理圖像數據不僅能夠獲得很好的處理效果，達到較高的工作頻率，處理速度也遠遠高于軟件法處理圖像，可滿足實時圖像處理的要求。本課題為圖像處理專用FPGA芯片的設計做了有益的探索性嘗試，對今后完成以FPGA圖像處理芯片為核心的實時圖像處理系統的設計有著積極的意義。

標簽： FPGA 圖像處理法的研究

上傳時間： 2013-06-08

上傳用戶：shuiyuehen1987
基于FPGA的PCI接口運動控制卡的研究.rar

運動控制技術是機電一體化的核心部分，提高運動控制技術水平對于提高我國的機電一體化技術具有至關重要的作用。運動控制技術的發展是制造自動化前進的旋律，是推動新的產業革命的關鍵技術。對于數控系統來說，最重要的是控制各個電機軸的運動，這是運動控制器接收并依照數控裝置的指令來控制各個電機軸運動從而實現數控加工的，數據加工中的定位控制精度、速度調節的性能等重要指標都與運動控制器直接相關。目前對數控系統的研究都集中在插入PC的NC控制器的研究上，而其核心部分就是對步進、伺服電機進行控制的運動控制卡的研究。對PC-NC來說，運動控制卡的性能很大程度上決定了整個數控系統的性能，而微電子和數字信號處理技術的發展及其應用，使運動控制卡的性能得到了不斷改進，集成度和可靠性大大提高。本課題通過對運動控制技術的深入研究，并針對國內運動控制技術的研究起步較晚的現狀，結合當前運動控制領域的具體需要，緊跟當前運動控制技術研究的發展趨勢，吸收了數控技術和相關運動控制技術的最新成果，提出了基于PCI和FPGA的方案，研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡。本課題的具體研究主要有以下幾方面：首先，通過對運動控制卡及運動控制系統等行業現狀的全面調研，和對運動控制技術的深入學習，在比較了幾種常用的運動控制方案的基礎上，提出了基于FPGA的運動控制設計方案，并規劃了板卡的總體設計。其次，根據總體設計，規劃了板卡的結構，詳細劃分并實現了FPGA各部分的功能；利用光電隔離原理設計了數字輸入/輸出電路。再次，利用FPGA的資源實現了PCI從設備接口，達到跟控制卡通信的目的，針對運動控制中的一些具體問題，如運動平穩性、實時控制以及多軸聯動等，在FPGA上設計了四軸運動控制電路，定義了各個寄存器的具體功能，設計了功能齊全的加／減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數器電路等，自動降速點運動、A／B相編碼器倍頻計數電路等特殊功能。最后，進行了本運動控制卡的測試，從測試和應用結果來看，該卡達到預期的要求。

標簽： FPGA PCI 接口

上傳時間： 2013-07-27

上傳用戶：zgu489
基于FPGA的以太網絡接口的設計及實現

本文的主要研究內容是利用FPGA平臺實現以太網絡接口。首先，對論文的大致內容和組織結構做了簡要介紹，并且比較分析了目前比較流行的網絡接口實現的三種方法，并以此為基礎提出了本文中重點介紹的基于FPGA 的網絡接口實現方法。其次，介紹采用以FPGA 做為主控芯片控制8019AS 網絡控制芯片來實現從網絡上接收數據幀的功能。FPGA 需要在上電時完成對于8019AS的初始化設置。在接收和發送數據報文時，對相應的寄存器進行控制和操作以完成網絡數據幀的接收。對FPGA 與8019AS 之間的接口實現進行了詳細的描述。最后，介紹了在FPGA 內部對于接收到的網絡數據幀進行TCP/IP協議分析的具體過程和實現方法。分別詳細介紹了接收模塊、發送模塊以及其中子模塊具體功能和實現方法。說明了模塊之間相互觸發的具體關系。現有的網絡接口一般是采用MCU 或者ARM 等專用控制芯片來實現的，而此次課題以FPGA 作為主控芯片來實現網絡接口以及部分TCP/IP 協議分析是一個創意。而且由于FPGA 多管腳可以靈活配置，也使得系統的可擴展性有了很大的提高。

標簽： FPGA 以太網絡接口的設計

上傳時間： 2013-06-09

上傳用戶：huazi
基于FPGA的數據采集系統的SOPC實現

本課題完成了基于FPGA的數據采集器以及IIC總線的模數轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數轉換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內用VHDL語言實現。通過上述設計實現了“準單片化”的模擬量和數字量的數據采集和處理。所設計的數據采集器可以和結構類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現的通信電路模塊。通過上述兩部分工作，將微處理器、數據存儲器、程序存儲器等數字邏輯電路均集成在同一個FPGA內部，形成一個可編程的片上系統。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數據采集器與服務器構成數據采集系統。服務器端軟件用VB開發，既可以將實時采集的數據以數字方式顯示，也可以用更加直觀的曲線方式顯示。由于數據采集器是所有自控類系統所必需的電路模塊，所以一個通用的片上系統設計可以解決各類系統的應用問題，達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。

標簽： FPGA SOPC 數據采集系統

上傳時間： 2013-07-12

上傳用戶：a155166
基于FPGA的機載高速數據記錄系統的研究

本文將電路接口技術與硬件可編程技術相結合，提出了用可編程芯片來控制IDE硬盤進行高速數據記錄，能夠滿足機載數據記錄設備重量輕、容量大、速度快的要求。論文對硬盤ATA接口標準進行了研究，對VHDL語言、現場可編程門陣列器件(FPGA)實現硬件電路的原理和方法進行了深入分析，在此基礎上完成了基于FPGA的數據記錄控制器的設計。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號為CycloneEP1C3T144C8)，將各功能模塊級聯成系統在該芯片上完成了控制器系統級的設計與仿真驗證，驗證結果表明了用FPGA實現高速數據記錄控制器的可行性。所設計的VHDL代碼經QuartusⅡ綜合、布局布線、管腳分配后，在FPGA內部可以達到104.46Mhz的電路工作速度，FPGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式，可以達到33.3MByte/s的突發數據傳輸率。文中對所用到的FPGA設計技術給予了詳細說明，對各功能模塊的設計給予了詳細闡述，對關鍵設計給出了VHDL源代碼，還討論了FPGA設計中時序約束的作用，給出了本文所做時序約束的方法。本文中所論述的工作對以后機載數據記錄系統的設計具有重要的鋪墊作用。文中在總結所做工作的同時，還對下一步工作提出了有益的建議。

標簽： FPGA 機載高速數據記錄系統

上傳時間： 2013-08-05

上傳用戶：hanli8870
基于FPGA的音頻處理器的設計與實現

本文分析了數字音頻處理技術中數字濾波器的各種傳統實現算法,尤其是研究了FIR數字濾波器的實現算法,在分析了數字濾波器的傳統算法的基礎上,針對家用和便攜式音頻處理系統,提供一種基于FPGA的音頻處理器的實現方案,以適應便攜式和家用設備對處理器體積和功耗小的發展要求.該方案對實現N階FIR數字濾波器的傳統算法進行了改良,將濾波器的系數用浮點數表示法來表示,使得原本至少需要一個乘法器和一個加法器來實現濾波功能,現在僅需要若干次加法和移位運算就可以實現,很大程度降低了設計的復雜度和系統功耗,也減少了芯片的面積.同時采用硬件描述語言VHDL實現了音頻處理器各個模塊的設計.

標簽： FPGA 音頻處理器

上傳時間： 2013-06-02

上傳用戶：cknck
基于FPGA的MPEG-2預處理TS流復用設計及驗證

　　本文著重研究了多路數字節目復用器中的對多路預處理TS流復用的原理和基于FPGA的實現方法。首先論述了關于數字電視系統的一些基本概念，介紹了MPEG-2/DVB標準以及數字電視節目專用信息(PSI)，并結合多路數字節目復用的基本原理提出了一套基于FPGA的設計方案。通過對復用器輸入部分、復用控制邏輯和PCR校正等一系列模塊的設計及仿真驗證，達到了設計的要求，取得了一定的研究成果。

標簽： FPGA MPEG 預處理 TS流

上傳時間： 2013-06-09

上傳用戶：bugtamor
基于FPGA的1024點流水線工作方式的FFT實現

本文主要研究基于FPGA的高速流水線工作方式的FFT實現。圍繞這個目標利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設計工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運算單元的高效復數乘法器的設計、各階控制單元的設計、數據存儲器的設計，從而完成1024點流水線工作方式的FFT，達到工作在50MHZ時鐘頻率的設計要求。

標簽： FPGA 1024 FFT 流水線

上傳時間： 2013-04-24

上傳用戶：KSLYZ