<li id="qesao"></li>
基于 FPGA 的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)的研究與開(kāi)發(fā) 希望有哪位朋友需要
標(biāo)簽： FPGA 運(yùn)動(dòng)目標(biāo) 檢測(cè)系統(tǒng)
上傳時(shí)間： 2013-12-22
上傳用戶：chongcongying
基于FPGA的高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)
標(biāo)簽： FPGA FFT 處理器
上傳時(shí)間： 2013-12-26
上傳用戶：1583060504
基于FPGA的智能控制器設(shè)計(jì)及測(cè)試方法研究
標(biāo)簽： FPGA 智能控制器 方法研究 測(cè)試
上傳時(shí)間： 2014-01-20
上傳用戶：zgu489
基于fpga的停表設(shè)計(jì)vudl編寫(xiě)，使用vhdl編寫(xiě)的.v文件。
標(biāo)簽： fpga vudl 編寫(xiě)
上傳時(shí)間： 2017-03-12
上傳用戶：lx9076
一款基于FPGA的對(duì)于VGA實(shí)現(xiàn)全彩控制的程序
標(biāo)簽： FPGA VGA 控制 程序
上傳時(shí)間： 2013-12-23
上傳用戶：gyq
基于FPGA的RS編譯碼器實(shí)現(xiàn) 我是新手 剛學(xué)的寫(xiě)的很簡(jiǎn)單的代碼
標(biāo)簽： FPGA RS編譯碼 代碼
上傳時(shí)間： 2014-12-03
上傳用戶：003030
基于FPGA的2FSK信號(hào)發(fā)生器的設(shè)計(jì).doc
標(biāo)簽： FPGA 2FSK 信號(hào)發(fā)生器
上傳時(shí)間： 2014-11-29
上傳用戶：ippler8
基于FPGA的DDR2控制程序，用verilog編寫(xiě)的。
標(biāo)簽： FPGA DDR2 控制 程序
上傳時(shí)間： 2014-01-27
上傳用戶：bakdesec
基于FPGA的串口通信，PC給FPGA發(fā)送數(shù)據(jù)，F(xiàn)PGA收到數(shù)據(jù)并返回給PC
標(biāo)簽： FPGA 串口通信
上傳時(shí)間： 2017-04-05
上傳用戶：JIUSHICHEN
基于FPGA的紅外接收模塊，內(nèi)含代碼，采用VERILOG編寫(xiě)。
標(biāo)簽： FPGA 紅外接收 模塊
上傳用戶：lijianyu172
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<sup id="wkuke"></sup>
